Цифровой фильтр Советский патент 1990 года по МПК H03H17/00 H03M3/02 

Изобретение относится к вычислитепьной технике и может быть использовано в устройствах цифровой обработки случайных процессов, например, при фильтрации и спектральном анализе.

Цель изобретения - упрощение цифро вого фильтра путем уменьшения числа блоков обработки без ухудшения точности фильтрации.

На чертеже . приведена электрическая структурная схема цифрового фильтра.

Цифровой фильтр содержит модулятор I, сумматор 2, блоки 3.1, ..., 3.L обработки., умножители 4.1.1, .... 4.L.M, модульные сумматоры 5.1.1, ..., 5.L.M, регистры 6.1.1/..., 6.L.M, блок 7 восстановления результата, первый и второй накапливающие сумматоры 8 и 9, вход 10, вход 11 задания константы, выход 12, входы 13.1, ..., 13.L нулевого значения и входы 14.1.1, ..., 14.L.M. задания вычетов коэффициентов цифрового фильтра.

В предлагаемом цифровом фильтре для .представления отсчетов входного сигнала используется многоуровневая дельта-модуляция.

В фильтре реализуется следующий алгоритм цифровой фильтрации.

Выходной сигнал цифрового фильтра, в котором входной сигнал и импульсная характеристика представлены в формате многоуровневой дельта- или дифференциальной импульсно-кодовой модуляции, а выходной - в формате импульсно-кодовой модуляции, описывается формулой цифровой :свертки

Y у V ()

п Л - : K-mJm,

пкд

где{й 1, - входная последовательность {S }; , М-1 - весовая последовательHOCTfj.

Вычисления по (1) раз.деляются на три этапа, каждый из которых соответствует суммированию с накоплением:

У„ й,-; --1

Y,- Ш- Y,;

«

2у - Q Jb

I с. О р| ,

(2)

Применение многоуровневой дельта-модуляции (или дифференциальной импульсно- кодовой модуляции) для Т1редставления входного сигнала и импульсной характеристики позволяет получить ладанную разрешающую способность при низкой разрядности указанных шагов квантования.

Шаги квантования вхО Д ого сигналй iS ) и импульсной характеристики пред- v T являются последовательностями целых чи- . ел, определяемых из выражения

З Г E min IENT (К,Г/2) ,ENT(|x,-x,f/

,„ + А),

,-

где h - знак шага квантования входного

сигнала;

число уровней квантования; ENT(-)-целая часть величины (); k, Xk - отсчеты входного сигнала и его j аппроксимация;

5«ин - минимальный ненулевой шаг квантования;

,9 - для к / нечетного и ,5 для четного, причем для четных и нечетных значений выполняется соотношение

|5 Г| ЕЫТ(кГ/2).

В предлагаемом цифровом фильтре алгоритм (2) реализуется путем операций над вычетами шагов квантования входного 0 сигнала (и импульсной характеристики), в системе остаточных классов (СОК).

Фильтрация в СОК предполагает оперирование с вычетами шагов квантования вход. ного сигнала и импульсной характеристики, 5 являющимися последовательностями целых положительных чисел, значения которых не превышают заданного модуля. Поэтому, выбрав значение всех модулей ГГЬ, L - число оснований СОК, для перевода фильтрации в СОК все шаги квантования 0 входного сигнала достаточно сместить на величину а , т.е. в процессе фильтрации оперировать с входной последователь- i ностью вида (). Подстановка последовательности () в (2) не изменяет значения второй разности и результата фильт- 5 рации при использовании импульсной характеристики цифрового фильтра с многоуровневой дельта-модуляцией с линейкой фазо- частотной характеристикой, так как импульсная характеристика является нечетной относительно середины Sm -S 4-i-mБлагодаря тому, что при многоуровневой дельта-модуляции диапазон изменения выход, ного сигнала модулятора меньше, чем при .импульсно-кодовой модуляции, при одина- КОБОЙ разрешающей способности фильтров 5 указанными видами модуляции диапазон ; изменения значений второй разности предлагаемого цифрового фильтра, равный:

D Cr,,

G является значитепьно уже диапазона изменения выходного сигнала фильтра с импульсно-кодовой модуляцией. Это позволяет уменьшить число оснований L, а значит, упростить схему фильтра, обеспечивая заданную разрешающую способность.

Одновременно для многоуровневой дель, та-модуляции, учитывая сравнительно малый диапазон изменения сигнала модулятора, практически всегда легко выполнить условия

K :ir:P; г

где Рг-значения взаимно простых оснований, применяемых обычно для фильтрации сигналов в СОК с импульс- но-кодовой модуляцией. Учитывая последнее, цифровыми фильтрами с дельта-модуляцией в СОК можно обрабатывать входной сигнал вида {ST+a}, исключая преобразование из позиционного представления в модулярное, так как указанное представление при выполнении условия (3) совпадает с модулярным:

()modP| sT a.

Вычисление второй разности выходнбго сигнала в предлагаемом фильтре разделе- но на L параллельных ветвей, в каждой из которых проводится нерекурсивная фильтрация вычетов сигналов согласно алгоритму

ГУ .+a)lmodPй

где Sm (S,n )niodP;- вычеты коэффициентов, значения которых в большинстве практических случаев для5 0 ,+ 5Й) для , так как число уравнений квантования импуль- сной характеристики

а ..

Восстановление значения (2) из (4) производится согласно китайской теореме об остатках, а получение выходного сигнала предлагаемого цифрового фильтра в формате импульсно-кодовой модуляции - двухкратным непрерывным накоплением значений второй разности.

Работа предлагаемого фильтра начинается с о бнуления всех регистров 6.t,i, ,L,i 1,М и накапливающих сумматоров 8 и 9, в результате чего на выходах указанных блоков и выходе 12 устанавливается нулевое значение сигнала (цепи с инхронизации и сброса не показаны).

Входной аналоговый сигнал x(t) с входа 10 поступает на вход модулятора 1 многоуровневой дельта-модуляции, где преобразуется в моменты дискретизации в дельта-последовательность , . Последовательность отсчетов входного сигнала поступает на первый вход сумматора 2, на второй вход которого с входа 11 подается постоянное значение , где К,Г- число уровней квантования модулятора 1. Поэтому выходная последовательность сумматора 2 {S r4-a) С OXJ и совпадает с модулярным представлением для , где Р/ - зна- чение 1-го основания.

В каждом блоке З.Р, 1,L, реализуется алгоритм (4) цифровой фильтрации над

5 Q

5

0

ц 0

5

Q

5 0

вычетами отсчетов входного сигнала {Sf+aj и. вычетами высовой (юследовательности ST S modF f.

Разрядность умножитс-пей и сумматоров 4.1л, 5.t,i,,M, в блоках З.Е определяется максимальной разрядностью модуля Р/ и практически Нмак,- log2P/ 46. Разрядность вычетов отсчетов входного сигнала практически еще ниже 3...5. Поэтому в предлагаемом цифровом фильтре используются табличные умножители и сумматоры, выполненные на постоянных запоминающих устройствах с максимальной разрядностью

)I f

адреса Нмакс-|-Рмакс 6, ..., 10 для умножи- та1ей и 2Нмакс 8, ..., 12 для сумматоров. Время умножения и сложения в таких блоках табличной арифметики составляет один такт, длительность которого не превыщает времени выборки результата операции из блоков постоянной памяти.

В каждом блоке З.Е используются одинаковые.умножители 4.8.1 и сумматоры

5.F.i,,M. Результаты умножения и сложения по модулю PI записаны в них без ошибок округления на этапе проектирования фильтра.

Рассмотрим формирование свертки (4) в блоке 3.. Для этого определим базовую операцию, выполняемую модульными умножителем 4,1.1, сумматором 5.1.1. и регистром 6.1.

(i. I /с ), чс -1in

S (Sft-f a)S...L rnodPf,

„(А.)

где .- вычет соответствующего коэффициента, значе}1ие которого подается на входы 14.E.i умножителя 4.S.I

После М тактов, учитывая нулевое на- чальное значение, записанное в регистрах 6.f.i,,M, и нулевое значение сигнала на втором входе первого сумматора 5.S.I, значение сигнала на выходах регистра G.f.M равно . Здесь -- значение сигнала на выходе регистров 6.1.1 в такте входного сигнала, S s - то же, в k-м такте.

Такое построение блока З.Е позволяет упростить выполнение модульных сумматоров 5.Ei: они обладают татько двумя группами входов, в то время как в прототипе число групп входов равно длине весовой последовательности М, что затрудняет его реализацию и ограничивает быстродействие из-за больщого дерева сум.мирования.

л Си.гналы с выходов блоков 3.1, ..., З.Ь Yi поступают на входы блока 7 восстановления результата, где произвочптся обратное преобразование из м()ду. 1ярного представления в позиционное. Функционирование блока 7 производится в соответстпии с китайской теоремой об остатках т.е.

1

8

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки случайных процессов, например, при фильтрации и спектральном анализе. Цель изобретения - упрощение цифрового фильтра путем уменьшения числа блоков обработки без ухудшения точности фильтрации. Цифровой фильтр содержит блоки 3.1...3.L обработки, которые содержат умножители 4.1.1...4.L.M, модульные сумматоры 5.1.1...5.L.M, регистры 6.1.1...6.L.M, и блок 7 восстановления результата. Введены модулятор 1, сумматор 2 и накапливающие сумматоры 8 и 9. В цифровом фильтре операция свертки реализуется путем операций над вычетами входных отсчетов и отсчетов импульсной характеристики в системе остаточных классов. Кроме того, входные отсчеты преобразуются с помощью модулятора 1 в формат многоуровневой дельта-модуляции, что приводит к уменьшению их разрядности, что позволяет уменьшить количество блоков 3. 1 з.п.ф-лы, 1 ил.

Y, |{N/P/1 Y Uf|modN,

где , a значения Je определяются из сравнения

(N/P)U JmodP. . В соответствии с соотношением (4) зна1,1ения J,- . Yft вычисляются заранее для всех

iS.)

.-пшчений и Yft, являющихся разряд- ИИ

1ЫМ адресом для блока 7. Выполнение блока 7 для большого числа оснований описано в прототипе и в данном устройстве особенностей не имеет..

Последовательность значений (sTY), , поступает на входы первого накапливаю- ijiero сумматора 8, где суммируется с накопленным в нем значением, формируя иссле- .Ювателыюсть{УУ(г), которая в свою очередь юступает на входы второго накапливающе- -0 сумматора 9, где суммируется с накопленным в нем значением, формируя выходной сигнал цифрового фильтра в формате имПуЛЬСНО-КОДОВОЙ модуляции {YfelНезначительная разрядность, которая ос- Гается постоянной для всех умножителей и модульных сумматоров 4.C.i, 5.f,i,,M, поз- роляет объединить модульный сумматор с Модульным умножителем и вынолнить их иде одного блока табличной арифметики, ianpHMep в виде постоянного запоминаюиге- ho устройства. При выполнении такого блока на один заданный коэффициент Si число вы

г„ п I п Л5

(одов ограничено величиной К пкс-|-к акс , ..., 1 1 и легко выполняется на микросхемах ПЗУ широкого применения.

Кроме того, быстродействие такого умножителя-сумматора определяется временем выборки из ПЗУ записанного в нем значения и выше, чем при последовате.чьном включении умножителя и сумматора.

Позиционный сумматор 2, благодаря низкой разрядности шагов квантования входного сигнала, также может быть выполнен табличным - на ПЗУ.

Таким образом, предлагаемый цифровой фильтр осуществляет цифровую фильтраи,ию сигнала многоуровневой дельтр-модуляини в СОК, используя значительно меньшее, чем з прототипе, число оснований, благодаря уменьшению числа оснований для вычисления второй разности выходного сигнала. При обеспечении заданной разрешающей способности схема предлагаемого фильтра проще.

Изменение структуры блока З.Р,, поз- оляетуг1ростить вь полиение модульных сумматоров 5.,i,i, i,M (они имеют только две группы входов), и увеличить бь1стродеист10

15

20

25

30

35

40

45

50

вне устройства, так как нет не р построении большого дере вания.

Объединение блоков 4.F.i и блоке табличной арифметики т ствует увеличению быстроде как позволяет уменьшить такта.

Формула изобретен

. Цифровой фильтр, содерж ков обработки, где , вх объединены, и блок BoccTanojBJ тата, -й вход которого, ,L выходом Р-го блока обработки блок обработки содержит М у где М - порядок цифрового ф вые входы которых являются в ния вычетов коэффициентов фильтра, М модульных суммат гистров, отличающийся тем, ч упрощения цифрового фильтра шения числа блоков обработк шения точности фильтрации, вв довательно соединенные моду ; уровневой дельта-модуляции, в является входом цифрового фи матор, выход которого соедин блоков обработки, а также пос соединенные первый накаплива .тор, вход которого соединен блока восстановления результа накапливающий сумматор, вы является выходом цифрового дом задания константы котор второй вход сумматора, приче обработки зторыг входы всех входом Е-го блока о ход i-ro умножителя, где 1 с первым входом i-ro модульно выход которого соединен с регистра, выход которого, за выхода М-го регистра, соедин входом (i + l)-ro модульного выход М-го регистра .являе F-ro блока обработки, вход значения которого является i-ro модульного сумматора.

Составитель С. Музычук РелактпрЛ Лсж нн;1Texpwi Л. КравчукКорректор Н. Король

Зака:)-1129Тираж Г552Подписное

ВИИМП И Г(чул,;|рс1 венного кс1ми-ста по изобретеникм и открытиям при ГКМТ СССР

I .iO. i.S, Москнз, -.. PnyiiJCKHH няб., д. 4/5 (1И3110лс пс 1 ||)-шл,-ггс. ьск11Й комби11;п- «Нитрит, г. Ужгоро.а, у..п. I arapHiia, iOl

5

0

5

0

5

0

5

50

вне устройства, так как нет необходимости р построении большого дерева суммирования.

Объединение блоков 4.F.i и 5.E.i в одном блоке табличной арифметики также способствует увеличению быстродействия, так как позволяет уменьшить длительность такта.

Формула изобретения

. Цифровой фильтр, содержащий L блоков обработки, где , входы которых объединены, и блок BoccTanojBJieHHH результата, -й вход которого, ,L, соединен с выходом Р-го блока обработки, а каждый блок обработки содержит М умножителей, где М - порядок цифрового фильтра, первые входы которых являются входами задания вычетов коэффициентов цифрового фильтра, М модульных сумматоров и М регистров, отличающийся тем, что, с целью упрощения цифрового фильтра путем уменьшения числа блоков обработки без ухудшения точности фильтрации, введены последовательно соединенные модулятор много- ; уровневой дельта-модуляции, вход которого является входом цифрового фильтра, и сумматор, выход которого соединен с входами блоков обработки, а также последовательно соединенные первый накапливающий сумма- .тор, вход которого соединен с выходом блока восстановления результата, и второй накапливающий сумматор, выход которого является выходом цифрового фильтра, входом задания константы которого является второй вход сумматора, причем в Е-м блоке обработки зторыг входы всех yмнoжитe eй входом Е-го блока обработки, выход i-ro умножителя, где ,М, соединен с первым входом i-ro модульного сумматора, выход которого соединен с входом i-ro регистра, выход которого, за исключением выхода М-го регистра, соединен с вторым входом (i + l)-ro модульного сумматора, а выход М-го регистра .является выходом F-ro блока обработки, входом нулевого значения которого является второй вход i-ro модульного сумматора.

2. Фильтр по п. 1, отличающийся тем, что а блоках обработки i-e умножитель и модульный сумматор выполнены в виде блока постоянной памяти, первый к второй входы которого являются входом блока обработки и входом задания вычетов коэффициентов цифрового фильтра соответственно, а третий вход блка постоянной памяти является вторым входом i-ro модульного сумматора.