Устройство для контроля псевдослучайной последовательности двоичных сигналов Советский патент 1991 года по МПК H04L1/08 

Фае. 7

Изобретение относится к электросвязи и может быть использовано в оборудовании контроля и испытаний дискретных сигналов связи,

Цель изобретения - сокращение времени контроля,.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг 2 - временные диаграммы, поясняющие его работу,,

Устройство для контроля псевдослучайной последовательности (ПСП) двоичных сигналов содержит первый 1 и второй 2 триггеры, первый 3 и второй 4 элементы И, инвертор 5, третий элемент И 6, реверсивный счетчик 7, элемент 8 пуска, индикатор 9 счета, четвертый элемент И 10, индикатор 11 конца счета, регистр 12 сдвига, блок 13 переключения, датчик 14 уровня единицы и дешифратор 15,

Устройство работает следующим образом,.

При нажатии элемента 8 пуска на S-вход триггера 2 и К-в:;од триггера 1 поступает уровень логической 1 и триггер 2 устанавливается в состояние 1 (фиг с 2а), а триггер 1 - в состояние О (фиг. 26)„ На входы регистра 12 сдвига поступают тактовая частота и сигналы проверяемой ПСП„ Сигналом высокого уровня с выхода триггера 2 удерживается состояние сброса реверсивного счетчика 7, элемент И 3 закрыт. В блоке 13 переключения переключатели устанавливаются в положение, при котором входы дешифратора 15 подключаются к выходам разрядов регистра 12 сдвига по количеству раз- рядов проверяемой ПСП, остальные переключатели устанавливаются в положение, при К.ОТОРОМ входы дешифратора 15 подключены к уровню логической 1, формируемому датчиком 14 уровня единицы. Таким образом, вне зависимости от количества входов дешифратора 15 он будет формировать импульсы при поступлении на его вход комбинации, содержащей все единицы в регистре 12 сдвига, которая в каждой ПСП встречается один раз за период ПСП.

При формировании импульса на выходе дешифратора 15 (при поступлении в регистр 12 сдвига комбинации всех единиц) положительным перепадом (фиг. 2в) импульса (задним фронтом) триггер 2 переводится в состояние

О, так как на его D-входе сигнал низкого уровня, а триггер 1 - в состояние 1 (фиг„ 2а, б). При этом снимается сброс с реверсивного счетчика 7, открывается элемент И 3, пропускающий сигналы тактовой частоты, которые просекают сигналы единиц (элемент И 2) и через инвертор 5 - нулей (элемент И 6) проверяемой ПСП0 На суммирующий вход реверсивного сче- чика 7 поступают импульсы единиц ПСП, а на вычитающий вход - импульсы нулей ПСПо Одновременно открывается индикатор 9 счета (фиг,, 2г), регистрируя процесс счета.

По окончании полного периода ПСП при поступлении второго импульса с выхода дешифратора 15 (комбинация единиц в проверяемой ПСП) триггер 2 остается в состоянии О, а триггер 1 переводится в состояние О.

При этом закрывается элемент И 3 и на реверсивный счетчик 7 прекращают поступать импульсы, одновременно прекращает работать индикатор 9 счета, а на входах элемента И 10 появляются сигналы высокого уровня, и индикатор 11 конца счета регистрирует окончание проверки (фиг. 2д)„ Реверсивный счетчик 7 сохраняет отображение результатов до очередного нажатия элемента 8 пуска (фиг. 2е).

Просчитав все комбинации единиц и нулей в исследуемой ПСП от одного состояния Все единицы до следующего, реверсивный счетчик 7 зарегистрирует одну единицу, так как в любой ПСП количество единиц превышает количество нулей на одну единицу.

Формула изобретения

Устройство для контроля псевдослучайной последовательности двоичных сигналов, содержащее реверсивный счетчик, последовательно соединенные первый триггер, первый элемент И и второй элемент И, выход которого подключен к входу сложения реверсивного счетчика, последовательно соединенные инвертор и третий элемент И, выход и второй вход которого соединены соответственно с входом вычитания реверсивного счетчика и с выходом первого элемента И, последовательно соединенные регистр сдвига, сигнальный вход которого соединен с входом инвертора и вторым входом второго элемента И, являющимся входом псевдослучайной

516

последовательности устройства, тактовым входом которого является второй вход первого элемента И, блок переключения и дешифратор, выход которого подключен к входу синхронизации первого триггера, и последовательно соединенные датчик уровня единицы и элемент пуска, первый и второй входы и выход которого соединены соответственно с общим проводом питания, с входом уровня единицы блока переключения и с входом сброса первого триггера, отличающееся тем, что, с целью сокращения времени контроля, введены индикатор счета, второй триггер и последовательно соединенные четвертый элемент И и индикатор конца счета, при этом выход

06

дешифратора и выход элемента пуска подключены соответственно к входу синхронизации и к входу установки второго триггера, вход сброса и вход данных которого и вход установки первого триггера соединены с общим проводом питания, прямой выход второго триггера подключен к входу сброса

реверсивного счетчика и к входу данных первого триггера, прямой и инверсный выходы которого подключены соответственно к входу индикатора счета и к первому входу четвертого элемента

И, второй вход которого соединен с инверсным входом второго триггера, а тактовый вход регистра сдвига соединен с вторым входом первого элемента И0

Изобретение относится к электросвязи Цель изобретения - сокращение времени контроляс Устройство содержит D-триггеры 1, 2, элементы И 3, -4, 6 и 10, инвертор 5, реверсивный -счетчик 7, элемент 8 пуска, индикатор 9 счета, индикатор 11 конца счета, регистр 12 сдвига, блок 13 переключения, датчик 14 уровня единицы и дешифратор 15„ Реверсивный счетчик 7 с помощью элементов 1-6 и 8 определяет разницу между количеством единиц и количеством нулей, поступивших между двумя состояниями Все единицы регистра 12, которые выделяются блоками 13-15. 2 ил„

С-ье..

0ТоЗ/