Устройство для вычисления скользящего среднего Советский патент 1991 года по МПК G06F15/36 

но, причем начало второй строки пзоб- ,,- ся вычисление кода номера строки

ражения расположено в ячейке с адресом 2 , начало третьей строки - в ячейке с адресом 2 1+1 и т.д. Содержимое счетчиков 2-4 равно 0, На управмассива путем сложения номеров ба вой строки из счетчика 2 и текуще строки из счетчика 4С Кроме того 1 УИ поступает на управляющий вхо

массива путем сложения номеров базовой строки из счетчика 2 и текущей строки из счетчика 4С Кроме того, 1 УИ поступает на управляющий вход

блока 15 умножения, в котором осуществляется перемножение числа столбцов в маске, код которого хранится в регистре 14, с номером строки маски, код которого хранится в счетчике 7, с целью вычисления смещения адреса элемента маски в блоке 6 в соответствии с номером требуемой строки маски„

По второму тактовому импульсу выдается 2УИ (9-й выход синхронизатора) , по которому сумматором 16 формируются адреса элементов маски в узлах вычисления среднего

По третьему тактовому импульсу выдается 3 УИ (5-й выход синхронизатора) , который поступает в блоки и 6 на входы разрешения чтения. Б результате с выходов блоков 1 и 6 передаются значения элемента массива и элементов маски в блоки 9 узлов вычисления среднего

По четвертому тактовому импульсу выдается 4 УИ (9-й выход синхронизатора) , который поступает на управляющие входы блоков 9 умножения, В которых осуществляется перемножение выбранного элемента массива с ег весом, определяемым маской

По пятому тактовому импульсу выдается 5 УИ (3-й выход синхронизатора) , который поступает на управляющий вход накапливающего сумматора 10. В сумматоре происходит накопле- ние результатов умножения в блоке 9„ Кроме этого, 5 УИ поступает на вход (Счетчиков 4 и 7, увеличивая их содержимое на 1 о

По шестому тактовому импульсу выдается 6 УИ, (7-й выход синхронизатора) , который поступает на счетный вход счетчика 7. В том случае, если произошло его переполнение, ч-лульс переполнения проходит на вход счетчика. 8, увеличивая его содержимое на Переполнение счетчиков 7 и 4 происходит одновременно. В случае, если этого не происходит, последующие тактовые импульсы в цикле работы устройства не производят никаких действий, так как триггеры не изменяют своего состояния. Если при увеличении содержимого счетчика 8 на 1 в одном из узлов вычисления среднего произошло переполнение этого счетчика, сигнал с его выхода установит в 1 триггер 17 соответствующего узла. В первом цикле работы

устройства таким триггером является триггер 17 второго узла вычисления среднего, во втором цикле - триггер третьего узла вычисления среднего и ТоД., Кроме того, установка в

1

5

0

5

0

10

20

триггера 17 приводит к выдаче сигнала запрета на управляющий вход блока 26 элементов И через элемент ИЛИ-НЕ 25 и сигнала разрешения прохождения 8 УИ через элемент И 21, а также команды записи в блок 1 через элемент И 22.

По седьмому тактовому импульсу

15 выдается 7 УК (10-й выход синхронизатора), который через элемент И 19 по разрешающему сигналу триггера 17 соответствующего узла вычисления среднего выдает управляющий сигнал в делитель 11. В этом блоке содержимое накапливающего сумматора 10 делится на содержимое регистра 12 последовательно, вычисляется текущее значение скользящего среднего по данной маске.

По восьмому тактовому импульсу выдается 8 УИ (1-й выход синхронизатора) , который через элемент И 20 по разрешающему сигналу триггера сбрасывает содержимое накапливающего сумматора 10 соответствующего узла вычисления среднего и открывает блок 13 элементов И, через который на вход блока 1 подается код вычисленного по 7 УИ скользящего среднего. Кроме этого, 8 УИ через элементы И 21 и элемент ИЛ 27 поступает на управляющий вход сумматора 5, который передает на адресный вход блоки 1 номер строки для записи полученного в узле вычисления среднего значения.

По девятому тактовому импульсу вырабатывается 9 УИ (6-й выход синхронизатора) , который через элемент

5 И 22 поступает на вход записи в блок 1. По этой команде в блок 1 записывается значение скользящего среднего, вычисленное в узле вычисления среднего по 7 УИ0

По десятому тактовому импульсу вырабатывается 10 УИ (4-й выход синхронизатора) , который сбрасывает в

0

5

О соответствующий триггер 17 узла вычисления среднего и увеличивает содержимое счетчика 3 на 1. Если переполнения счетчика 3 не произошло, то цикл работы устройства повторяется о Если произошло переполнение счетчика 3, вьдается счетный импульс в

счетчик 2, увеличивая его содержимое на 1. Если переполнения счетчика 2 не произошло, то цикл работы устроства повторяется с, Если произошло пе- реполнение счетчика 2, то по выходу Конец работы 29 выдается сигнал об окончании работы устройства. Это означает, что в блоке 1 памяти хранится матрица значений скользящего среднего, причем первые 1-1 столбцов и последние k-1 строк не должны использоваться для дальнейшей работы

Формула изобретения

Устройство для вычисления скользящего среднего, содержащее блок памяти, элемент ИЛИ, три элемента И,

25

30

35

первый счетчик, синхронизатор, первый 20 ления среднего инверсный вход выход которого подключен к первому входу первого элемента И, отличающееся тем, что, с целью повышения быстродействия, в него введены элемент ИЛИ-НЕ, два счетчика, сумматор, блок элементов И, узлы вычисления среднего, каждый из которых содержит два счетчика, три элемента И, триггер, два регистра, два блока умножения, сумматор, накапливающий сумматор, блок хранения маски, делитель и блок элементов И, выход первого элемента И подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен второй выход синхронизатора, выход первого элемента ИЛИ подключен к тактовому входу сумматора, входы первого и второго слагаемых которого подключены соответственно к выходу первого счетчика и выходу блока элементов И, разрядные входы сумматора подключены к старшим разрядам адресного входа блока памяти, первый вход блока элементов И соединен с выходом второго счетчика, счетный вход которого соединен с третьим выходом синхронизатора, выход переполнения второго счетчика соединен с первым входом второго элемента И, второй вход которого подключен к четвертому выходу синхронизатора, выход второго элемента И соединен со счетным входом третьего счетчика, разрядные выходы которого подключены к младшим разрядам адресного входа блока памяти, выход переполнения третьего счетчика подключен к счетному входу первого счетчика, выход переполнения которого

40

45

50

55

ра подключен к четвертому выхо хронизатора, а прямой - к выхо реполнения первого счетчика эт узла вычисления среднего, счет вход первого счетчика данного вычисления среднего подключен ходу третьего элемента И этого вычисления среднего, первый вх которого подключен к седьмому синхронизатора в каждом узле в ления среднего, а второй вход ключен к выходу переполнения в счетчика этого узла вычисления него, в каждом узле вычисления него счетный вход второго счет подключен к третьему выходу си низатора, выход второго счетчи ключен к входу первого сомножи первого блока умножения данног вычисления среднего, вход втор сомножителя первого блока умно подключен к выходу первого рег одноименного узла вычисления с него, тактовый вход первого бл умножения в каждом узле вычисл среднего подключен к второму в синхронизатора, выход первого умножения данного узла вычисле среднего подключен к первому и ционному входу сумматора данно узла вычисления среднего, втор формационный вход сумматора п чен к выходу первого счетчика узла вычисления среднего, в ка узле вычисления среднего такто вход сумматора подключен к вос выходу синхронизатора, выход с ра подключен к адресному входу хранения маски данного узла вы

з

является выходом Конец работы устройства, вход разрешения чтения блока памяти подключен к пятому выходу синхронизатора, вход разрешения записи блока памяти подключен к выходу третьего элемента И, первый вход которого подключен к шестому выходу синхронизатора, второй вход третьего элемента И соединен с вторым входом первого элемента И, управляющим входом блока элементов И и подключен к выходу элемента ИЛИ-НЕ, каждый из входов которого объединен с первыми входами первого и второго элементов И соответствующего узла вычисления среднего и подключен к прямом} выхо- -ду триггера одноименного узла вычисления среднего, в каждом узле

5

0

5

0 ления среднего инверсный вход

0

5

0

5

вьгчис- триггера подключен к четвертому выходу синхронизатора, а прямой - к выходу переполнения первого счетчика этого узла вычисления среднего, счетный вход первого счетчика данного узла вычисления среднего подключен к выходу третьего элемента И этого узла вычисления среднего, первый вход которого подключен к седьмому выходу синхронизатора в каждом узле вычисления среднего, а второй вход подключен к выходу переполнения второго счетчика этого узла вычисления среднего, в каждом узле вычисления среднего счетный вход второго счетчика подключен к третьему выходу синхронизатора, выход второго счетчика подключен к входу первого сомножителя первого блока умножения данного узла вычисления среднего, вход второго сомножителя первого блока умножения подключен к выходу первого регистра одноименного узла вычисления среднего, тактовый вход первого блока умножения в каждом узле вычисления среднего подключен к второму выходу синхронизатора, выход первого блока умножения данного узла вычисления среднего подключен к первому информационному входу сумматора данного узла вычисления среднего, второй информационный вход сумматора подключен к выходу первого счетчика этого узла вычисления среднего, в каждом узле вычисления среднего тактовый вход сумматора подключен к восьмому выходу синхронизатора, выход сумматора подключен к адресному входу блока хранения маски данного узла вычисле

ния среднего, в каждом узле вычислени среднего вход разрешения чтения подключен к пятому выходу синхронизатора информационный выход блока хранения маски каждого узла вычисления среднего подключен к входу первого сомножителя второго блока умножения данного узла вычисления среднего, вход второго сомножителя которого подключен к информационному выходу блока памяти, тактовый вход второго блока умножения каждого узла вычисления среднего подключен к девятому выходу синхронизатора, выход второго блока умножения подключен к информационному входу накапливающего сумматора своего узла вычисления среднего, вход синхронизации которого в каждом узле вычисления среднего подключен к третьему выходу синхронизатора, вход установки нуля накапливающего сумматора объединен с управляющим входом блока элементов И своего узла вычисления среднего и подключен к выходу первого элемента И этого узла вычисления сред0

него, второй вход первого элемента И в каждом узле вычисления среднего подключен к первому выходу синхронизатора, выход накапливающего сумматора подключен к входу делимого блока деления данного узла, вход делителя блока деления подключен к выходу второго регистра этого узла вычисления среднего, тактовый вход блока деления подключен к выходу второго элемента И своего узла вычисления среднего, второй вход которого в каждом узле вычисления среднего подключен к десятому выходу синхронизатора, выход блока деления подключен к входу блока элементов И данного узла вычисления среднего, выходы блоков элементов И всех узлов вычисления среднего через схему МОНТАЖНОЕ ИЛИ подключены к соответствующим разрядам входа записи информации блока памяти, тактовый вход синхронизатора является тактовым входом устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, осуществляклцих весовую обработку цифровой информации, представленной в виде массивов чисел (например, при обработке изображений). Целью изобретения является повышение быстродействия 30 устройства для вычисления скользящего среднего. Деть достигается путем параллельной обработки элементов исходного массива несколькими окнами. При этом параллельно вычисляются несколько значений скользящего среднего с учетом весовых функций. Устройство содержит блок 1 памяти массива, счетчик 2 но- мера базовой строки массива, счетчик 8 номера столбца маски, блок 9 умножения, накапливающий сумматор 10, делитель 11, регистр 12 делителя, блок 13 элементов И, регистр 14 числа столбцов маски, блок 15 умножения, сумматор 16, триггер 17, элементы И 18-23, элемент НЕ 24, элемент ИЛИ-НЕ 25, блок 26 элементов И, элемент ИЛИ 27, синхронизатор 28, выход Конец работы 29 и тактовый вход 30 устройства. 1 ил. (Л