Контроллер станции локальной сети Советский патент 1991 года по МПК G06F15/16 

А-

ел

&

Изобретение относится к цифровым системам связи, в частности к локальным сетям передачи данных, и может быть использовано для обмена данными в локальных информационно- вычислительных и управляющих сетях. Цель изобретения - повышение пропускной способности сети за счет уменьшения задержек на обработку информации в станциях и уменьшения количества служебной информации в передаваемых пакетахо Контроллер станции локальной сети содержит профессор 6, блок 7 постоянной памяти, блок 9 сопряжения с абонентом и многоканальный коммутатор 10 доступа к памяти, блок 5 логики передачи, блок 4 логики приема и блок 8 памяти. В контроллере станции локальной сети блоки 4 и 5 для увеличения быстродействия используют прямой доступ к блоку 8 памяти. 6 ил. (Л

I-.

т i

К приемопередатчику Фм.Ъ

J

Изобретение относится к цифровым системам электросвязи, в частности к локальным сетям передачи данных, и может быть использовано для обмена данными в локальных информационно- вычислительных и управляющих сетях.

Целью изобретения является повышение пропускной способности сети за счет уменьшения задержки на обработку информации в станции и уменьшения количества служебной информации в передаваемых пакетах.

На фиг.1 представлена структура кольцевой локальной сети; на фиг.2 - формат информационных кадров; на фиг.З - блок-схема контроллера станции локальной сети; на фиг.4 - структурная схема блока приема; на фкг.5 структурная схема блока передачи; на фиг.6 - схема анализа адреса, вариант выполнения„

Кольцевая локальная сеть содержит п абонентов 1 и п контроллеров 2 (фиг.1), каждый из которых подключен к физической среде передачи данных через приемопередатчик 3.

Контроллер (фиГоЗ) содержит блок 4 приема, блок 5 передачи, процессор 6, блок 7 постоянной памяти, блок 8 памяти, блок 9 сопряжения с абонентом и многоканальный коммутатор 10 доступа к памяти.

Блок 4 приема (фиг.4) содержит декодер 12 линейного кода, счетчик

13бит приема, сдвиговый регистр

14приема, декодер 45 проверочного кода, буферный регистр 46 приема, схему 17 анализа адреса, схему 48 выделения промежутка, элементы И 49 и 20 и контролер 24 прямого доступа к памяти (КМДП).

Блок 5 передачи (фиг.5) содержит буферный регистр 22 передачи, сдвиговый регистр 23 передач, кодер 24 проверочного кода, мультиплексор 25, счетчик 26 бит передачи, кодер 27 линейного кода, мультиплексоры 28-31, триггер 32 режима, триггер 33 выдачи, триггер 34 завершения трансляции, элементы И 35 и 36, контроллер 37 прямого доступа к памяти и генератор 38 синхрочастоты передачи.

Схема 17 анализа адреса (фиг.6) содержит буферный регистр 39 адреса триггер 40 анализа адреса, схему 41 сравнения, элемент ИЛИ 42 к триггер 43 приема.

5

0

5

0

5

0

5

0

5

Обмен информацией между абонентами, подключенными к сети, происходит следующим образом. Информация от абонента, предназначенная дл передачи удаленному абоненту сети, буферизуется в блоке 8 памяти контроллера и разбивается на пакеты. В адресной части каждого пакета контроллер помещает адрес удаленного контроллера абонента, затем преобразует пакет в кадр (формат кадра показан на фиг.2) и передает его удаленному контроллеру-получателю. Продвигаясь по коль- цевой магистрали, кадр, как,правило, проходит через несколько транзитных контроллеров (станций), кроме случаев, когда станция-получатель является соседней со станцией-отправителем по направлению передачи. Каждый контроллер анализирует адресную часть кадра и, таким образом, отличает транзитные кадры от кадров, адресе- ванных емуо Кадр, адресованный данному контроллеру, принимается им в блок 8 памяти, из которого затем принятая информация поступает к абоненту.

Транзитные кадры транслируются контроллером (станцией) к следующей станции сети с минимальной задержкой. В случае, если в момент прихода транзитного кадра станция передает собственный кадр, транзитный кадр буферизуется в блоке 8 памяти данной станции и передается ею в кольцевую магистраль сразу после завершения передачи своего кадра. Таким образом каждая станция в активном состоянии осуществляет следующие режимы: прием и/или передача, трансляция.

В режиме приема обработка поступающих на вход контроллера (станции) кадров производится следующим образом.

Кадры, переданные удаленными станциями, поступают на вход декодера 12, который выделяет из линейного кода биты данных, а по характеристическим моментам синхронизации, содержащимся в линейном коде,- синхро- частоту приема Јпм. Схема 48 выделения промежутка анализирует наличие синхроимпульсов fnMH выдает сигнал Промежуток в течение тех временных интервалов, когда на вход станции не поступает линейный код. При обнаружении первого синхроимпульса приема схема 18 выделения промежутка снимает сигнал Промежуток. Этот момент

идентифицируется станцией как момент начала приема кадра. При приеме кадр синхроимпульсы ЈПЛЛгюступают на первый вход первого элемента И 19, на второй вход которого поступает сигнал Промежуток, запрещающий прохождение синхроимпульсов через элемент И 19. Из-за инерционности схемы 18 выделения промежутка сигнал Про- межуток снимается с некоторой задержкой относительно первого выделенного синхроимпульса f ПДА (соответствующего биту преамбулы), в результате чего этот синхроимпульс не проходит через элемент И 19. Вследствие этого бит преамбулы уничтожается, так как запись в сдвиговый регистр 34 приема, декодер 15 проверочного кода и счет синхроимпульсов Јпмсчет- чиком 13 бит приема производится, начиная со второго синхроимпульса, соответствующего первому биту принимаемого пакета.

Под каждый восьмой импульс выходе счетчика 13 бит приема появляется синхроимпульс приема байта, означающий, что в сдвиговом регистре 14 приема накоплен байт информации. Синхроимпульсом приема байта произ- водится перезапись накопленного байта из сдвигового регистра 14 приема в буферный регистр 16 приема. По первому синхроимпульсу приема байта схема 17 анализа адреса анализирует адресный байт пакета. При этом триггером 40 анализа адреса .(Фиг.6) выделяется передний фронт первого синхроимпульса приема байта. Под этот фронт адресный байт из сдвигового регистра 14 приема переписывается в буферный регистр 39 адреса, с выходов которого поступает на вторую группу входов схемы 41 сравнения. На первой группе входов схемы 4J сравнения присутствует значение собственного адреса станции, заданное с помощью перемычек между входами схемы 41 сравнения и уровня логического нуля и логической единицы. Если значение адресного байта сравнилось с заданным значением собственного адреса станции (контроллера), на выходе схемы 41 сравнения появляется сигнал сравнения, служащий для перевода станции в режим приема. При этом сигнал с выхода схемы 41 сравнения через второй вход элемента ИЛИ 42 поступает на вход установки в едини5

0

Q

5 0 s 0 5 0 5

цу триггера 43 приема и перевидит его в единичное состояние. Сигнал с выхода триггера 43 приема разрешает прохождение синхроимпульсов приема байтов через второй элемент И 20 на вход запросов контроллеров 21 прямого доступа к памяти. Последний, обращаясь к блоку 8 памяти через многоканальный коммутатор, переписывает байты принимаемого пакета в блок 8 памяти. Поскольку разделителем между кадрами, передаваемыми по кольцевой магистрали, служит межкадровый промежуток (интервал молчания), процедура приема пакета продолжается до тех пор, пока из линии в блок 4 приема поступает линейный код. После приема последнего бита кадра схема 18 выделения промежутка выдает сигнал Промежуток, прекращается выдача импульсов синхрочастоты приема ЈПАЛ декодером 12 линейного кода. Сигналом Промежуток обнуляется счетчик 13 бит приема, а также сбрасываются триггер 40 анализа адреса и триггер 43 приема в схеме 17 анализа адреса. Передний фронт сигнала Промежуток соответствует моменту окончания приема пакета (когда весь пакет принят в блок 8 памяти станции, а на выходе декодера 15-проверочного кода установился результат анализа пакета на корректность). Этим фронтом осуществляется прерывание процессора 6, по которому процессор 6 анализирует корректность принятого пакета (по состоянию выхода декодера 15 проверочного кода и его назначение (предназначенный абоненту данной станции или транзитный - по состоянию выхода схемы 41 сравнения). Блок 4 приема готов к приему следующего кадра,

В каждой станции возможна конфликт- ная ситуация, когда на вход станции приходит транзитный кадр, а станция в этот момент передает свой кадр. В этом случае транзитный кадр буферизуется в блоке 8 памяти станции и передается вслед за собственным кадром. При приеме транзитного кадра во время передачи своего кадра на выходе схемы 4J сравнения сигнал сравнения отсутствует, но триггер 43 приема переведен в единичное состояние сигналом с инверсного выхода триггера 32 режима, поступающим на ход установки в единицу триггера 43

71

приема через первый вход элемента ИЛИ 42.

Передачу собственного пакета стан ция может начать, если она не находится в режиме трансляции. Передачу инициирует процессор 6. Перед началом передачи он анализирует, находится ли станция в режиме трансляции (по состоянию выхода схемы 48 выделе ния промежутка и триггера 43 приема) Если в момент анализа схема 18 выделения промежутка выдает сигнал Промежуток или при отсутствии сигнала Промежуток триггер 43 приема нахо- 1ДИТСЯ в единичном состоянии (происходит прием кадра из кольцевой магистрали в блок 8 памяти станции), процессор 6 инициирует работу контроллера 37 прямого доступа к памяти, который обращается через многоканальный коммутатор 40 к блоку 8 памяти, считывает из блока 8 первый байт передаваемого пакета и выдает синхросигнал записи, по которому считанный из блока 8 байт заносится в буферный регистр 22 передачи, а триггер 32 режима переводится в единичное состояние, соответствующее режиму передачи пакета. При этом через первый элемент И 35 начинают проходить им

пульсы синхрочастоты передачи Јпд от генератора 38, которые поступают на входы синхронизации сдвигового регистра 23 передачи, кодера 24 проверочного кода, счетчика 26 бкт передачи, триггера 33 выдачи и кодера 27 линейного кода. Предварительно (передним фронтом сигнала с выхода триггера 32 режима) триггер 33 выдачи устанавливается в исходное состояние тем самым формируется однобитовая преамбула передаваемого кадра, необходимая для настройки декодера 42 линейного кода в станции-получателе кадра. При поступлении первого импулса fnjпреамбула выдается триггером 23 выдачи в кодер 27 и с его выхода в кольцевую магистраль.

Под первый импульс f д (и далее под каждый восьмой) счетчиком 26 бит передачи вырабатывается синхроимпуль передачи байта, которым производится запись байтов передаваемого пакета в сдвиговый регистр 23 передачи. Этот регистр выполняет параллелььс- последовательное преобразование информации. Записываемые в него байты выдаются в последовательном виде

8

Q

0

5

0

через триггер 33 выдачи и первый мультиплексор 25 в кодер 27 линейного кода, который преобразует биты информации в линейный, например манчестерский, код и выдает его через приемопередатчик в кольцевую магистраль .

Триггер 33 выдачи служит также для нормализации длительности битовых посылок. После записи последнего байта передаваемого пакета в буферный регистр 22 передачи, контроллер 37 прямого доступа к памяти выдает в кодер 24 проверочного кода сигнал, по которому кодер 24 проверочного кода переключает первый мультиплексор 25 и через его второй вход выдает в кодер 27 линейного кода проверочную комбинацию. Закончив выдачу проверочной комбинации, кодер 24 проверочного кода выдает процессору 6 прерывание, свидетельствующее о завершении передачи кодра, и сбрасывает триггер 32 режима. При этом запрещается прохождение импульсов синхрочастоты передачи fn через первый элемент И 35, прекращается выдача в кольцевую магистраль линейного кода, что воспринимается другими станциями как промежуток.

5

0 5

g

5

Если в блоке 8 станции имеются пакеты на передачу, процессор 6, получив прерывание, инициирует передачу следующего пакета, как это описано выше. Если за время передачи пакета в блоке 8 станции принят хотя бы один транзитный пакет, он передается в первую очередь о Если в блоке 8 станции нет пакетов на передачу, поступающие на ее вход транзитные кадры транслируются без буферизации в блок 8« Байты транслируемого кадра, накапливаемые в сдвиговом регистре 44 приема, как и при приеме, по синхроимпульсу приема байта переписываются в буферный регистр 16 приема, выходы которого в режиме трансляции через второй мультиплексор 28 подключены к входам сдвигового регистра 23 передачи. Первым синхроимпульсом приема байта триггер 32 режима в блоке 5 логики передачи устанавливается в единичное состояние, и далее передача транслируемого кадра осуществляется так же, как описано для режима передачи за исключением того, что транслируемый кадр не подвергается проверке на корректность и кодированию кодером 24 проверочного кода в транслирующей станции. Он транслируется без изменений в том виде, в котором был передан станцией-отправителем. Трансляция кадра заканчивается с помощью триггера 34 завершения трансляции, обеспечивающего передачу последнего байта транслируемого кадра, после чего сбрасывается триггер 32 режима.

Для обмена информацией с абонентом в блок 8 станции выделены буфер- 15 ная зона приема и буферная зона передачи. При приеме из кольцевой магистрали информации, предназначенной абоненту, она накапливается в буферной зоне приема, из которой через 20 блок 9 сопряжения с абонентом передается к абоненту. Информация, подготовленная абонентом для передачи через локальную сеть, заносится в буферную зону передачи блока в памяти, 25 из которой передается в виде пакетов в кольцевую магистраль.

Схема 18 выделения промежутка представляет собой формирователь импуль- $0 сов длительностью, превышающей период тактовой частоты приема. За счет такого соотношения на выходе формирователя поддерживается низкий уровень до тех пор, пока на его вход поступа 35 ет тактовая частота приема. При наступлении межкадрового промежутка подача импульсов тактовой частоты приема на вход формирователя прекращается, при этом на его выходе уста- 40 навливается высокий уровень, соответствующий сигналу Промежуток. При возобновлении тактовой частоты приема на выходе формирователя вновь устанавливается низкий уровень. 45

0

5 0 5

05 0 5

Формула изобретения Контроллер станции локальной сети, содержащий блок приема, блок передачи, процессор, блок памяти, блок постоянной памяти и блок сопряжения с абонентом, адресно-информационно- управляющий вход-выход процессора соединен с адресно-информационно-управ- ляющим входом-выходом блока сопряжения с абонентом, адресно-информационно -управляющим входом-выходом блока постоянной памяти и адресно-информа- ционно-управляющимн входами-выходами блока приема и блока передачи, отличающийся тем, что, с целью повышения пропускной способности сети за счет уменьшения задержки на обработку информации в станции и уменьшения служебной информации в передаваемых пакетах, в него введен многоканальный коммутатор доступа к памяти, выход блока приема соединен с информационно-управляющими входами блока передачи и многоканального коммутатора доступа к памяти, первый информационно-управляющий вход-выход которого соединен с адресно-ияформа- ционно-управляющим входом-выходом процессора, второй информационно- управляющий вход-выход многоканального коммутатора доступа к памяти соединен с информационно-управляющим входом-выходом блока передачи, третий информационно-управляющий вход-выход многоканального коммутатора доступа к памяти соединен с адресно-информа- ционно-управляющнм входом-выходом блока памяти, вход и выход блока сопряжения с абонентом являются входом и выходом контроллера для связи с абонентом, вход блока приема и выход блока передачи являются входом к выходом контроллера для подключения к физической среде передачи данных.

к абоненту SS к абоненту /.2 к абоненту 4 и

Фиг.

ярз&ердчная комбинация

управляющая часть адресная иасть . п/эеамйипа.

Фиг,I

чина

Фиг.4

K/tpouet

Ьяже- }ния с памятью

Кдлоку шит передачи

К/уюцсссфной моакщхмо

JF

1 к многоканальному устройству сок-, второму