Сплайновый интерполятор Советский патент 1991 года по МПК G06G7/30 

Изобретение относится к вычислительной технике и может быть использовано для сплайн-аппроксимации функций, заданных в виде дискретных отсчетов на сетке с равномерным иа- гом.

Цель изобретения - расширение функциональных возможностей за счет интерполяции В-сплайнами до n-го порядка включительно.

На фиг.1 показана блок-схема сплай- нового интерполятора; на фиг.2 - схема перестраиваемого согласованного фильтра; на фиг.З - временные диаграммы формирования базисных сплайн-функций; на фиг.4 - В-сплайны нулевого, первого и второго порядков.

Сплайновый интерполятор содержит первый и второй генераторы импульсов 1 и 2, согласованный фильтр 3 и аттенюатор 4, входящие в состав

каждого из блоков 5 - 5- формирова- ния базисных сплайнов, коммутатор 6, перестраиваемый согласованный фильтр (ПС) 7, ключ 8, гаину 9 запуска,входы 10 задания порядка интерполяционного полинома, входы 11 задания весовых коэффициентов.

Перестраиваемый согласованный фильтр (фиг.2) содержит масштабирующие усилители 12, сумматор 13, элементы 14 задержки. Согласованный фильтр 3 может быть выполнен аналогично, только без регулируемых усилителей.

Интерполятор работает следующим образом.

При появлении пускового сигнала на входе генератора 2 он формирует импульс, длительность Ј которого соответствует шагу сетки, на которой осуществляется сплайн-аппроксимация. Импульс открывает ключ 8 с выхода

О

Јъ

1

сл

со

СО

которого поступает пачка из К импуль- со в генератора 1. Согласованные

фильтры блоков идентичными.

На выходе фильтра 3

5 являются

блока 5 1 на чинает формироваться отклик согласованного фильтра, который после ослабления аттенюатором 4 (коэффициент ослабления аттенюаторов блоков 5 равен К) представляет собой последовательность импульсов, огибающей которой является нормализованный В-сплайн первого порядка (фиг.Зж).

Сформированный сигнал, поступая на вход блока 52, преобразуется согласованным фильтром этого блока. Величина задержки в элементах согласованного фильтра выбирается равной периоду Т следования Импульсов на выходе генератора 1. Последовательность преобразований отражена на временных диаграммах фиг,3ж,з,и, к,л,м.

Таким образом, после аттенюато- , ра блока 5г формируется последовательность импульсов, модулированная параболическим нормализованным В- сплайном (фиг.Зм).

Выходной сигнал блока 52 поступает на вход блока 5, на выходе которого в свою очередь формируется нормализованный В-сплайн третьего порядка.

Такимобразом, на выходе каждого из блоков формируется последовательность импульсов, модулированная нормализованная базирным сплайном соответствующего порядка, В-сплайн нулевого порядка имитируется пачкой импульсов с выхода ключа 8.

Выбор необходимого базиса осуществляется подачей сигнала на один из управляющих входов 10 коммутатора 6.Нормализованный В-сплайн соответствующего порядка поступает на ПСФ 7 На входы 11 ПС 7 поступают сигналы, пропорциональные коэффициентам 1,п). Элементы 14 задержки идентичны.

Задержка равна длительности импульса Ј на выходе генератора 2 и определяет величину шага сетки на которой осуществляется сплайн-аппроксимация. Число т определяет количество шагов сетки.

Под действием сигнала на входах 1 в усилителях 12 формируются весовые

0

5

0

5

0

5

0

5

0

5

коэффициенты, пропорциональные значе- .ниям коэффициентов сплайнов, и после суммирования на выходе сумматора 13 формируется последовательность импульсов, огибающая которых несет информа- . -цию о сплайн-аппроксимации функции на основе нормализованных: В-сплайнов j-ro порядка (j 0, п).

Формула изобретения;

1. Сплайновый интерполятор, содер- жащий первый генератор импульсов, выход которого соединен с управляющим входом ключа, и коммутатор, отличающийся тем, что, с целью расширения функциональных возможностей за счет перестариваемой интерполяции В-сплайнами до n-го порядка включительно, в него введены второй генератор импульсов, перестраиваемый согласованный фильтр и п блоков формирования базисных сплайнов, соединенных последовательно, каждый из которых содержит согласованный фильтр и аттенюатор, соединенные последовательно, причем вход согласованного фильтра является входом соответствующего блока,а выход аттенюатора - выходом блока, вход первого блока формирования базисных сплайнов, подключенный к выходу ключа, выходы всех п блоков формирования базисных сплайнов соединены с соответствующими информационными входами коммутатора, п+1 управляющих входов которого являются входами задания порядка интерполяционного полинома интерполятора, выход коммутатора соединен с сигнальньм входом перестраиваемого согласованного фильтра, и входов задания весовых коэффициентов которого являются информационными входами интерполятора,вход запуска второго генератора импульсов является входом запуска интерполятора.

2„ Интерполятор по п.1, о т л и -j дающийся тем,что перестраиваемый согласованный фильтр содержит та элементов задержки, m масштабирующих усилителей и сумматор, вход первого элемента задержки является сигнальным входом фильтра, выходы элементов задержки, соединенных последовательно, через соответствующие масштабирующие усилители соединены с входами сумматора, выход которого является выходом фильтра, регулирующие входы масштабирующих усилителей являются входами задания весовых коэффициентов фильтра.

п

N

.

Изобретение относится к вычислительной технике Цель изобретения расширение функциональных возможностей за счет перестраиваемой интерполяции В-сплайнами до п-го порядка включительно. Цель достигается последовательным формированием базисных сплайнов блоками, содержащими каждый согласованный фильтр и аттенюатор. Базисный сплайн требуемого порядка поступает через коммутатор в перестраиваемый согласованный фильтр, в котором модулируется узловыми значениями интерполируемой функции. 1 з.п. Л-лЫд 4 ил.