Устройство для сопряжения ЭВМ с каналом связи Советский патент 1991 года по МПК G06F13/00 

(Л

С

Изобретение относится к вычислительной технике и может быть использовано в системах сбора информации. С целью повышения достоверности работы устройства за счет исключения появления прерываний ЭВМ, вызванных помехами в канале связи, в устройство, содержащее преобразователь последовательного кода в параллельный, делитель частоты, формирователь импульсов, дешифраторы формата и синхробайта, блок контроля по модулю, первый счетчик импульсов, два триггера, буферный регистр и шинный формирователь, введен второй счетчик импульсов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах сбора информации.

Целью изобретения является повышение достоверности работы устройства путем снижения вероятности появления сигналов прерывания ЭВМ от ложных кодовых последовательностей, вызванных помехами в канале связи.

На чертеже представлена функциональная схема устройства.

Устройство для сопряжения ЭВМ с каналом связи содержит преобразователь 1 последовательного кода в параллельный (регистр сдвига), делитель 2 частоты, формирователь 3 импульсов, дешифраторы 4 и 5 формата и синхробайта, блок 6 контроля по модулю, счетчики 7 и 8 импульсов, триггеры 9 и 10, буферный регистр 11 и шинный формирователь 12, информационный вход 13, вход 14 синхронизации, вход 15 начальной

установки, выход 16 запроса прерывания, вход 17 чтения и информационный выход 18 устройства.

Устройство функционирует следующим образом.

Пусть устройство принимает кодовую последовательность, состоящую из синхробайта (00001111) и информационных байтов, каждый из которых имеет нулевой стартовый бит, два единичных стоповых бита и один бит контроля по четности.

Приход первого нулевого бита принимаемой кодовой последовательности на вход 13 устройства вызывает появление импульса на входе формирователя 3, который сбрасывает в нулевое состояние делитель 2. На выходе делителя 2 частоты формируются импульсы (меандр) с частотой, равной частоте передачи кодовой последовательности. Таким образом, благодаря сбросу в нулевое состояние делителя 2 поспаду входного сигСХ(Л О СЛ О

ала фронт сигнала на выходе делителя 2 риходится примерно на середину каждого ита принимаемой кодовой последовательости. По этому фронту информация с входа 13 устройства проталкивается в регистр 1, Как только в последнем окажется запианным код синхробайта, на выходе деифратора 5 появится сигнал О, который становит триггер 9 в состояние 1, разешив тем самым работу счетчика 7. Одновременно будет обнулен счетчик 8. Сигнал переполнения счетчика 7 формируется в тот момент, когда очередной байт вытолкнет из регистра 1 предыдущий байт. Если при этом в очередном байте первый бит окажется нулевым (стартовый бит), два последних бита - единичными (стоповые биты), а проверка нечетности, осуществляемая блоком 6, даст положительный результат, то на выходе дешифратора 4 появится сигнал 1, который по окончании сигнала переполнения счетчика 7 будет записан в триггер 10, т.е. последний перейдет в единичное состояние, и на выходе 16 запроса прерывания появится сигнал 1. Кроме того, сигнал переноса с выхода счетчика 7 вызовет перепись содержимого регистра 1 сдвига в буферный регистр 11 и наращивание на единицу содержимого счетчика 8.

Получив сигнал прерывания, процессор считывает содержимое буферного регистра 11 и счетчика 8 через шинный формирователь 12. подав на вход 17 устройства, т.е. на управляющий вход шинного формирователя 12, сигнал О.

Появление в регистре 1 сдвига следующего байта (переполнение счетчика 7) вызывает повторение описанной процедуры, увеличивая каждый раз содержимое счетчика 8, до тех пор, пока не будет передана вся кодовая последовательность. Если при этом очередной байт снова окажется синхробай- том, что означает начало новой кодовой последовательности, то триггер 9 будет зажат в единичном состоянии сигналом О с инверсного выхода дешифратора 5 синхробайта, а в триггер 10 единица записана не будет, так как на выходе дешифратора 4 в случае синхробайта появляется сигнал О, т.е. появление синхробайта не вызовет сигнала прерывания на выходе 16 устройства. Этот сигнал, как и в предыдущем случае, появляется только при каждом правильном байте, полученном после синхробайта.

Пусть теперь в очередном байте, поступившем в регистр 1, имеется ошибка - несовпадение стартового или стоповых битов с заданными значениями (нулевым и единичными соответственно) или проверка нечетности, осуществляемая блоком 6. даст

отрицательный результат. Тогда на выходе дешифратора 4 к моменту появления сигнала переполнения счетчика 7 сохранится сигнал О, в результате чего триггер 9 перейдет

в нулевое состояние, а в триггере 10 также сохранится нулевое состояние.

Таким образом, к моменту записи этого неправильного байта сигнал запроса прерывания на выходе 16 устройства не будет

0 сформирован, а дальнейшая работа счетчика 7 будет заблокирована сигналом О, поступающим на его вход сброса с выхода триггера 9, т.е. будет прервана запись кодовой последовательности в процессор при

5 обнаружении ошибки хотя бы в одном из ее байтов. После этого обнаружение синхробайта вновь инициирует передачу кодовой последовательности в процессор, причем, поскольку при появлении синхробайта об0 нуляется счетчик 8, эта передача начинается сначала

Если, например, помехи, имеющие место в канале передачи данных, будут интерпретированы как синхробайт, что, очевидно,

5 инициирует начало приема ложной кодовой последовательности, то как только в одном из байтов этой последовательности будет обнаружена ошибка, ее прием будет прекращен, а настоящий синхробайт неза0 висимо от этого инициирует начало приема настоящей кодовой последовательности, поскольку появление синхробайта в середине правильной кодовой последовательности невозможно.

5 В описываемом устройстве сигналы прерывания ЭВМ вырабатываются при получении каждого правильного байта, принятого после синхробайта. В устройстве-прототипе прерывание вырабатывается при получении

0 каждого синхробайта.

Формула изобретения Устройство для сопряжения ЭВМ с каналом связи, содержащее делитель частоты, выходом подключенный к синхровходу

5 преобразователя последовательного хода в параллельный, информационный вход которого соединен с входом формирователя импульсов и является информационным входом устройства для подключения к ин0 формационному выходу канала связи, выход формирователя импульсов соединен с входом сброса делителя частоты, шинный формирователь, выход которого соединен с информационным выходом устройства для

5 подключения к шине данных ЭВМ, дешифратор синхробайта, дешифратор формате и блок контроля по модулю, информационные входы которых соединены с выходом преобразователя последовательного кода в параллельный, синхронизирующие и разрушающие

входы дешифраторов формата и синхробай- та соединены соответственно с выходами делителя частоты и блока контроля по модулю, первый счетчик импульсов, счетный вход которого соединен со счетным входом делителя частоты и является входом синхронизации устройства, первый и второй триггеры, синхровходы которых соединены с выходом первого счетчика импульсов, вход сброса которого соединен с выходом перво- го триггера, входы сброса и установки которого соединены соответственно с входом начальной установки устройства и инверсным выходом дешифратора синхробайта, а информационный вход - с информацией- ным входом второго триггера и выходом дешифратора формата, и буферный регистр, отличающееся тем, что, с целью повышения достоверности работы устройства, в него введен второй счетчик

импульсов, причем вход сброса второго счетчика импульсов соединен с инверсным выходом дешифратора синхробайта. счетный вход - с выходом первого счетчика импульсов, а информационные выходы - со старшими разрядами информационных входов шинного формирователя, младшие разряды информационных входов которого соединены с выходами буферного регистра, информационный вход и синхровход которого соединены соответственно с выходами преобразователя последовательного кода в параллельный и первого счетчика импуль- соз,-причем выход второго триггера является выходом устройства для подключения к входу запроса прерывания ЭВМ, управляющий вход шинного формирователя и вход сброса второго триггера являются входом чтения устройства для подключения к шине управления ЭВМ..