Дешифратор Советский патент 1991 года по МПК G11C8/00 

о ел

Оо N)

Изобретение относится к микроэлектронике и може быть использовано в устройствах вычислительной техники и автоматике.

Целью изобретения является повышение быстродействия дешифратора.

На чертеже представлена электрическая схема дешифратора

На схеме обозначены диоды 1, нагрузочные резисторы 2, транзисторы 3. образующие третью ступень дешифрации (не обозначена), шина А питания транзисторы 5 первой ступени дешифрации (не обозначены), генераторы б тока второй ступени дешифрации (не обозначена), двухэмиттер- ные транзисторы 7, генераторы 3 тока первой ступени дешифрации, первая группа инверсных информационных входов 9 дешифратора, первая группа прямых информационных входов 10 дешифратора, вторая группа инверсных информационных входов 11 дешифратора, вторая группа прямых информационных входов 12 дешифратора, информационные выходы 13, шина 14 нупевлго потенциала Диоды 1, транзисторы 5, генераторы 8 токэ и резисторы 2 образуют первую ступень дешифрации, двухзэмиттерные транзисторы 7 и генераторы 6 тока - вторую степень дешифрации, а третья ступень дешифрации бразуется транзисторами 7.

Дешифратор работает следующим образом

Ленная ступень дешифрации выполняет логическую функцию И, т.е. комбинация сигналов на первых выводах резисторов 2 соответствует функции И от комбинации сигналов высокого и низкого уровней на входах 9 и 10.

Вторая ступень дешифрации выполняет логическую функцию ИЛИ т е комбинация сигналов на первых выводах генераторов 6 тока или на эмиттерах транзисторов 3 соответствует функции ИЛИ от комбинации сигналов высокого и низкого уровней на входах 11 и 12.

На выходах 13 дешифратора (коллекторы транзисторов 3) комбинации сигналов соответствуют функции И ЛИ-И от комбинации сигналов на входах 9-12.

Повышение быстродействия дешифратора достигается путем снижения величины паразитной емкости, приведенной к информационным шинам, при этом основная часть переходов база - эмиттер транзисторов 3 имеет обратное смещения, что позво ляет снизить паразитные емкости этих транзисторов, кроме того, управление го

информационным входам дешифратора осуществляется эмигтерными повторителями на транзисторах 9 12.

Формула изобретения

/Дешифратор, содержащий первую, вто- Рую и третью ступени дешифрации, первая и вторая группы информационных входов первой ступени являются соответственно

0 первой группой прямых и первой группой инверсных информационных входов дешифратора, первая и вторая группы информационных входов второй ступени дешифрации являются соответственно вто5 рой группой прямых и агорой группой ин- вареных информационных входов дешифратора первая и вторая группы информационных входов третьей ступени дешифрации соединены соответственно с

0 информационными выходами первой и второй ступеней дешифрации, информационнее выходы третьей ступени дешифрации являются информационными выходами дешифратора, отличающийся тем. что,

5 с целью повышения быстродействия дешифратора, перваг ступень дешифрации состоит из биполярных транзисторов, базы когорыл являются первой и второй группами информационных входов первойступени

0 дешифрации, генератора тока, первые вы- оды которых соединены соответственно с эмиттерами биполярных транзисторов, вторые выводы генераторов тока соединены с шиной нулевого потенциала дешифратора,

5 матрицы диодов, катоды диодов каждого столбца матрицы соединены с первым выводом генератора тока, нагрузочных резисторов, первые выводы которых соединены с анодами диодов строки матрицы диодов и

0 являются выходами первой ступени дешифрации, вторые выводы резисторов и коллекторы биполярных транзисторов первой ступени дешифрации соединены с шиной питания дешифратора, вторая ступень де5 шифрации состоит из четырех двухэмиттер- пых транзисторов, базы которых являются пераой и второй группами информационных входов первой ступени дешифрации, четырех генераторов тока, первые выводы

0 которых являются информационными выходами второй ступени дешифрации, вторые выводы генераторов тока соединены с шиной нулевого потенциала дешифратора. коллекторы двухэмиттерных транзисторов

5 соединены с шиной питания дешифратора, первые -эмиттеры первого и третьего, первый эмиттер второго и второй эмиттер третьего, вторые эмиттеры первого и четвертого, второй эмитер второго и первый эмиттер четвертого дв/хэмиттерных трэн

зисторов объединены и соединены с пер-рого, третьего и четвертого генераторов го

вым выводом соответственно первого, вто- «а.

Изобретение относится к микроэлектронике и может быть использовано в устройствах вычислительной техники и автоматики. Целью изобретения является повышение быстродействия дешифратора Для этого в дешифратор введены генераторы 8 тока в первой ступени дешифрации биполярные транзисторы 5, диоды 1и нафу- зочные резисторы 2 Вторая ступень дешифрации состоит из транзисторов 7 и генераторов 6 тока. Повышение быстродействия достигается за счет снижения паразитной емкости, приведенной к информационным шинам; кроме того, основная часть переходов база-эмиттер транзисторов 3 имеет обратное смещение Управление по информационным входам дешифратора осуществляется эмиттерными повторителями 1 ил