Счетное устройство с контролем Советский патент 1991 года по МПК H03K21/40 

Изобретение относится к вычислительной технике и может быть использовано для контроля работы двоичных счетчиков.

Целью изобретения является повышение конструктивной надежности, которая .достигается за счет замены сложных блоков более простыми и введения новых связей между ними.

На фиг. 1 представлена функциональная схема счетного устройства с контролем, на фиг.2 - таблица состояний N-разрядного двоичного счетчика, на фиг 3 - временные диаграммы работы устройства

Счетное устройство с контролем содержит N-разрядный двоичный счетчик 1, первый и второй шифраторы 2 1, 2.2, первый и второй сумматоры 31, 32, блок 4 сравнения, первый, второй, третий и четвертый элементы ИЛИ 5-8, N-2 формирователя 9.1, . , 9.5 импульсов, первый, второй, третий, четвертый и пятый элементы 10-14 задержки, элемент И 15, вход 16 и выход 17 устройства

Вход 16 и выход 17, соединение соответственно со счетным входом счетчика 1 и с выходом элемента И 15. входы N-2 формирователей 91-95 импульсов соединены соответственно с выходами разрядов начиная с первого, сметчика 1. выходы формирователей 91-95 соединены с соответствующими входами шифратора 2 1, выходы которого соединены с входами элемента ИЛИ 5, выходы формирователей 9.3-9.5 импульсов со- единены с соответствующими входами шифратора 2.2, выходы которого соединены с входами элемента ИЛИ 6, первый выход и остальные выходы шифратора 2 1 соединены соответственно с первым входом элемента ИЛИ 7 и с соответствующими информационными входами начиная с второго, сумматора 3 1 выход элемента ИЛИ 7 соединен с первым информационным входом сумматора 3 1 управляющие входы суммирования и вычитания вход сброса и выходы которого соединены соответственно с выходами второго третьего элементов

(Л

С

Os

о о

J

СО

11, 12 задержки, с выходом переноса счетчика 1 и с первыми входами блока 4 сравнения, инверсный выход которого соединен с первым входом элемента И 15, первый выход и остальные выходы шифратора 2.2 соединены соответственно с первым входом элемента ИЛИ 8 и с соответствующими информационными входами, начиная с второго, сумматора 3.2, выход элемента ИЛИ 8 соединен с первым информационным входом сумматора 3.2, управляющие входы суммирования и вычитания,-вход сброса и выходы которого соединены соответственно с выходами элементов 13, 14 задержки, с выходом переноса счетчика 1 и с вторыми входами блока 4 сравнения, выходы первого и третьего разрядов счетчика 1 соединены соответственно с вторыми входами элементов ИЛИ 7, 8, входы элементов 11-14 задержки соединены соответственно с вторым входом элемента ИЛИ 7, с выходом элемента ИЛИ 5, с вторым входом элемента ИЛИ 8 и с выходом элемента ИЛИ 6, выход элемента 12 задержки соединен с входом элемента 10 задержки, выход которого соединен с вторым входом элемента И 15.

Шифраторы 2.1 и 2.2 представляют собой обычные шифраторы позиционного кода в двоичный.

Сумматоры 3.1 и 3.2 представляют собой сумматоры накапливающего типа.

Формирователи 9 могут представлять собой в простейшем случае обычные дифцеПОЧКИ;

Время задержки элементов 11-14 задержки определяется временем переходных процессов в формирователях 9 и шифраторах 2. Время задержки элемента 10 задержки определяется временем переходных процессов при формировании сумм в сумматоре 3.1.

Принцип работы устройства заключается в определении количества единиц в двоичном коде счетчика с помощью двух сумматоров по разным каналам и последующем сравнении содержимого сумматоров, которое при нормальной работе устройства на момент сравнения должно быть одинаковым. На фиг.2 представлена таблица, в которой показаны: в столбце 18 - значения М счетчика 1 в десятичном коде, в столбце 19 - состояния счетчика 1 в двоичном коде, в столбце 20 - количество единиц в двоичном коде, в столбце 21 - изменение количес- чтва единиц от состояния к состоянию ( А1) счетчика 1, в столбце 22 - количество единиц в двоичном коде для состояний счетчика 1, при которых значение А1 отрицательное,

в столбце 23 - изменение количества единиц для состояний столбца 22 (Л2).

Как видно из таблицы фиг.2, количество единиц в двоичном коде счетчика 1 изменяется по определенному закону, а именно: а) при установлении первого разряда счетчика 1 в единицу А 1 + 1; б) при установлении второго разряда счетчика 1 в единицу А 1 0; в) при установлении третьего, четвертого, пятого и т.д. разрядов счетчика 1 в единицу А 1 равна соответствен но-1, -2, -3, и т.д. Кроме того, как видно из столбца 23 для состояний счетчика 1, при которых значение А 1 отрицательное, последовател-ьность значений А 2 повторяет последовательность значений А 1, но при этом А 2 1 при установлении в единицу третьего разряда счетчика 1. А 2 0 при установлении в единицу четвертого разряда, А 2 -1, -2, -3 при установлении в единицу соответственно пятого, шестого, седьмого разрядов и т.д. Таким образом, для контроля работы счетчика 1 достаточно производить сравнение значений сумматоров 3.1 и 3.2 (соответственно, столбцы 20 и 23 таблицы на фиг.2} в моменты, когда А1 имеет отрицательное значение.

Устройство работает следующим образом.

Временные диаграммы работы элементов устройства показаны на фиг.З, где

обозначено: 1-1 1-5 - выходы первогопятого разрядов счетчика 1, штриховкой показаны сигналы с выходов соответствующих

элементов задержки. С приходом первого импульса первый разряд счетчика 1 устанавливается в единицу. Сигнал с выхода первого разряда поступает через элемент ИЛИ 7 на первый информационный вход сумматора 3.1 и через элемент 11 задержки - на управляющий вход суммирования сумматора 3.1. Таким образом, при установлении первого разряда счетчика 1 в единицу в сумматор 3.1 прибавляется единица.

5При установлении третьего разряда

счетчика 1 в единицу на выходе формирователя 9.1 появляется сигнал, поступающий на вход шифратора 2.1, на выходе которого появляется код единицы, поступающий через

O элемент ИЛИ 7 на информационный вход сумматора 3.1. Этот же сигнал через элемент ИЛИ 5 и элемент 12 задержки поступает на управляющий вход вычитания сумматора 3.1, производят вычитание еди5 ницы из его содержимого. Кроме того, сигнал с третьего разряда счетчика 1 поступает через элемент ИЛИ 8 на первый информационный вход сумматора 3.2 и через элемент 13 задержки - на управляющий вход

суммирования сумматора 3.2, увеличивая его содержимое на единицу.

Аналогично описанному работает устройство при установлении четвертого и пятого разрядов счетчика 1 в единицу с тем отличием, что при установлении в единицу следующих разрядов счетчика 1 на информационные входы сумматоров 3.1 и 3.2 поступают с шифраторов 2.1 и 2.2 соответствукЭщи е разрядам коды. При установлении пятого разряда счетчика 1 в единицу в сумматоре 3.2 вычитается единица, при установлении шестого разряда - двойка и т.д.

Сигнал с выхода элемента ИЛИ 5 через элемент 12 задержки и через элемент 10 задержки поступает на второй вход элемента И 15. на первый вход которого поступает сигнал с выхода блока 4 сравнения. При равенстве содержимого в сумматорах 3.1 и 3.2 на инверсном выходе блока 4 сравнения сигнал отсутствует, поэтому сигнал сбоя на выходе 17 устройства также отсутствует, в противном случае на выходе 17 устройства появляется сигнал, фиксирующий сбой в работе счетчика 1.

Таким образом, счетное устройство с контролем производит подсчет числа импульсов, поступающих на его вход, с проверкой достоверности работы счетчика путем динамического сравнения значений двух сумматоров, содержимое которых формируется по разным каналам.

Формула изобретения Счетное устройство с контролем, содержащее N-разрядный двоичный счетчик, первый элемент задержки, элемент И, первый элемент ИЛИ, два сумматора, вход и выход устройства, которые соединены соответственно со счетным входом N-разрядного двоичного счетчика и с выходом элемента И,отличающееся тем, что, с целью повышения конструктивной надежности, в него введены блок сравнения, два шифратора, второй, третий и четвертый элементы ИЛИ, второй, третий, четвертый и пятый элементы задержки и N-2 формирователей импульсов, входы которых соединены соответственно с выходами разрядов, начиная с третьего разряда, N-разрядного двоичного счетчика, а выходы формирователей импульсов соединены с соответствующими входами первого шифратора выходы которого соединены с входами первого элемента ИЛИ, выходы формирователей 5 импульсов, начиная с третьего, соединены с соответствующими входами второго шифра- тотора, выходы которого соединены с входами второго элемента ИЛИ, первый выход и остальные выходы первого шифратора сое- 0 динены соответственно с первым входом третьего элемента ИЛИ и с соответствующими информационными входами, начиная со второго, первого сумматора, а выход третьего элемента ИЛИ соединен с первым 5 информационным входом первого сумматора, управляющий вход суммирования, управляющий вход вычитания, вход сброса и выходы которого соединены соответственно с выходом второго элемента задержки, с

0 выходом третьего элемента задержки, с выходом переноса N-разрядного двоичного счетчика и с первыми входами блока сравнения, инверсный выход которого соединен с первым входом элемента И, первый выход

5 и остальные выходы второго шифратора соединены соответственно с первым входом четвертого элемента ИЛИ и с соответствующими информационными входами,начиная с второго, второго сумматора а выход чет0 вертого элемента ИЛИ соединен с первым информационным входом второго сумматора, управляющий вход суммирования, управляющий вход вычитания, вход сброса и выходы которого соединены соответствен5 но с выходами четвертого элемента задержки, с выходом пятого элемента задержки, с выходом переноса N-разрядного двоичного счетчика и с вторыми входами блока сравнения, выходы первого и третьего разрядов

0 N-разрядного двоичного счетчика соединены соответственно с вторым входом третьего элемента ИЛИ и с вторым входом четвертого элемента ИЛИ. входы второго, третьего, четвертого и пятого элементов за5 держки соединены соответственно с вторым входом третьего элемента ИЛИ, с выходом первого элемента ИЛИ, с вторым входом четвертого элемента ИЛИ и с выходом второго элемента ИЛИ, а выход третье0 го элемента задержки соединен с входом первого элемента задержки, выход которого соединен с вторым входом элемента И

Фаг.1

ЛУлУлУлУлУлУУУлУЬ

Изобретение относится к вычислительной технике и может быть использовано для контроля работы двоичных счетчиков. Цель изобретения - повышение конструктивной надежности, которая достигается за счет введения N-2 формирователей 9.1 - 9.5 импульсов, шифраторов 2, 1, 2.2, элементов ИЛИ 6 - 8, блока 4 сравнения и элементов 11 - 14 задержки. Устройство также содержит N-разрядный двоичный счетчик 1, элемент ИЛИ 5, сумматоры 3.1, 3.2, элемент И 15, элемент 10 задержки, вход 16 и выход 17. В предлагаемом устройстве используются менее сложные функциональные элементы, чем в прототипе, что и обуславливает его большую конструктивную надежность. 1 ил.

17

Фиг.З