Устройство дискретно-весового сложения разнесенных сигналов Советский патент 1991 года по МПК H04B7/02 

Изобретение относится к радиосвязи и может быть использовано з системах разнесенного приема.

Целью изобретения является повышение помехоустойчивости.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый 1 и второй 2 сумматоры, решающий блок 3, блок 4 выделения тактовой последовательности, блок 5 выделения первого отклика, элемент 6 задержки на время запаздывания сигналов разных каналов, счетчик 7 тактовых импульсов, дешифратор 8 и N каналов 9. При этом каждый канал содержит дискратный согласованный фильтр 10, информационный вход 11, тактовый вход 12, управляемый запоминающий блок 13, фазируемый регенератор 14 откликов, формирователь 15 весовых коэффициентов, первый 16 и второй 17 элементы задержки, инвертор 18, первый 19 и второй 20 перемножители, переключатель 21, обнаружитель 22 ошибок, обнаружитель 23 сосредоточенной помехи, первый 24, второй 25 и третий 26 ключи, первый 27 и второй 28 регистры, первый 29 и второй 30 счетчики и арифметический делитель 31.

Обнаружитель 23 сосредоточенной помехи содержит первый 32 и второй 33 регистры, первый 34 и второй 35 счетчики и дешифратор 36.

Устройство работает следующим образом. .

Сигнал каждой ветви разнесения поступает на вход 11 дискретного согласованного фильтра 10 своего канала и далее в управляемый запоминающий блок 13, а на вход 12 каждого канала поступают соответствующие тактовые последовательности. При появлении маркерных сигналов фильтры 10 вырабатывают отклики на них, каждый из которых представляет собой импульс, совпадающий с последним элементом маркерного сигнала. Эти отклики поступают на фазирующий вход регенератора 14 откли- ков, в формирователь 15 весовых коэффициентов, а также на входы блока 5 выделения первого отклика блока 4 и тактовой последовательности лидера,

Выходные импульсы регенератора 14 откликов, временное положение которых соответствует положению сигнала ветви, управляют началом записи сигнала в управляемый запоминающий блок 13, поступая на тактовый вход записи этого блока. Счи- тывание сигналов из блоков 13 всех каналов происходит одновременно через заденный интервал гмакс после появления первого отклика. Это выполняется с помощью выделителя 5 первого отклика и элемента 6 задержки. Величина задержки гмакс выбирается равной максимальному относительному времени запаздывания между сигналами. Задержанный отклик поступает на вход считывания управляемого запоминающего блока 13 каждого канала, а также на вход сброса счетчика 7 тактов и их импульсов. Считывание сигналов производится с тактовой частотой лидера, которая выделяется в блоке 4 выделения тактовой последовательности 4. Одновременно в счетчике 7 производится подсчет тактов и дешифратор 8 формирует окно. При считывании из запоминающего блока 13 информационной части сигнала на выходе дешифратора 8 присутствует 1, при считывании маркерного сигнала - О.

Сигнал окна управляет переключателем 31 так, то при считывании из запоминающего блока 13 маркерного сигнала на вход первого регистра 27 через элемент 17 задержки и ключ 24 поступает сигнал из формирователя 5 весовых коэффициентов, а при считывании информационной части сигнала - из обнаружителя 22 ошибок.

Кроме того, сигналом окна на время считывания маркерной последовательности отключается сигнал обнаружителя сосредоточенных помех. На выходе ключа 25 в этот период времени присутствует 1.

В формирователе 15 весовых коэффициентов за время следования маркерных сигналов образуется пакет импульсов, число которых не превышает числа маркерных последовательностей. Эти импульсы через переключатель 21, элемент 17 задержки, ключ 24 записываются в первый регистр (в виде логических единиц) в конце следования маркерных сигналов. Второй регистр 28 в это время полностью заполняется сигналом 1 с выхода ключа 25, что означает отсутствие сосредоточенных помех.

С началом считывания информационного сигнала из запоминающего блока 3 сигнал окно подключает обнаружитель 22 ошибок к второму элементу 17 задержки и обнаружитель 23 сосредоточенных помех к ключу 24 и второму регистру 28.

Обнаружитель 22 ошибок выдает сигнал в конце каждой кодовой комбинации, который записывается в первый регистр 27. Сигнал 1 означает правильный прием или необнаруженную ошибку, сигнал О -обнаруженную ошибку. Таким образом, весовой коэффициент ветви, пропорциональный количеству Га третьем регистре 27, корректируется после кодовой комбинации.

В это время во второй регистр 28 через ключ 25 записывается сигнал наличия сосредоточенной помехи. О означает наличие сосредоточенной помехи, 1 - ее отсутствие.

Обнаружитель сосредоточенных помех работает следующим образом.

В конце каждой кодовой комбинации в первый 32 и второй 33 регистры последовательно записывается сигнал с выхода обнаружителя 22 ошибок. После этого первый 32 и второй 33 регистры опрашиваются, первый 34 и второй 35 счетчики подсчитывают количество единиц в этих регистрах и в параллельном коде подают соответствующие сигналы на входы дешифратора 36. Состояния канала определяются по количеству m обнаруженных ошибок (логических единиц) в первом и втором регистрах. Выбираются два пороговых числа обнаруженных ошибок туп и mcn, используемых для определения, находится ли канал в состоянии уверенного приема (m туя), в состоянии неуверенного приема ( Юуп m mcn ) или в сосредоточенной помехе (т тсп).

Сигнал с выхода дешифратора 36 определяет наличие сосредоточенной помехи в ветви и поступает на аход ключа 25. Этот сигнал через ключ 25 поступает на вход второго регистра 28 и на управляющий вход ключа 24, который в случае наличия сосредоточенной помехи (сигнал О) запрещает прохождение сигнала 1 с выхода обнаружителя 22 ошибок через элемент 17 задержки на вход первого регистра 27, т.е. во время сосредоточенной помехи вес принимается равным нулю.

После записи в первый 27 и второй 28 регистры сигналов веса и наличия сосредоточенной помехи соответственно, второй элемент 17 задержки, длительность задержки которого равна длительности задержки сигнала в определителе 23 сосредоточенной помехи и предназначена для фазирования сигналов, второй регистр 28 опрашивается, счетчик 30 подсчитывает количество 1 в регистре 28 и подает это число на входы арифметического делителя 31. Число 1 во втором регистре 28 равно числу кодовых комбинаций в интервале анализа, которые не подвергались воздействию сосредоточенных помех и за время которых производилась коррекция весового коэффициента.

Аналогично счетчик 29 подсчитывает число 1 первого регистра 27. На вход ключа 26 с выхода арифметического делителя поступают импульсы, число которых пропорционально частному отделения текущего весового коэффициента канала (содержимое регистра 27) на длину интервала подсчета веса (содержимое регистра 28).

Если кодовая комбинация ветви, участ- вующзя в сложении, подвержена влиянию сосредоточенной помехи, т.е. на последовательном выходе второго регистра 28 присутствует сигнал О, то ключ 26 запрещает прохождение импульсов с выхода арифме0 тического делителя 31 на первый 19 и второй 20 перемножители. В противном случае импульсы блока сравнения, поступая на входы первого 19 и второго 20 перемножителей, определяют весовой коэффициент кодовой

5 комбинации ветви. Весовые коэффициенты через первый 19 и второй 20 перемножители при приеме О и 1 поступают на соответствующие первый 1 и второй 2 сумматоры и далее на решающий блок 3.

0

Формула изобретения 1. Устройство дискретно-весового сложения разнесенных сигналов, содержащее первый и второй сумматоры, последова5 тельно соединенные блок выделения первого импульса и блок задержки, а также блек выделения тактовой последовательности и N каналов, каждый из которых состоит из согласованного фильтра, управляемого запо0 минающего блока, фазируемого регенератора импульсов, формирователя весовых коэффициентов, инвертора и первого и второго перемножителей, информационный выход согласованного фильтра

5 соединен с информационным входом управляемого запоминающего блока, выход фазируемого регенератора импульсов соединен с входом записи управляемого запоминающего блока, выход инвертора соединен с

0 первым входом первого перемножителя, выход согласованного фильтра соединен с входом фазируемого регенератора импульсов, с входом формирователя весовых коэффициентов, а также и с соответствующими

5 входами блока выделения тактовой последовательности и блока выделения первого импульса в каждом канале, информационный вход согласованного фильтра является соответствующим информационным вхо0 дом устройства, вход сигнала тактовой частоты согласованного фильтра объединен с соответствующим входом блока выделения тактовой последовательности и является соответствующим входом сигнала тактовой

5 частоты устройства, выход блока выделения тактовой последовательности соединен с тактовыми входами формирования весовых коэффициентов и управляемого запоминающего блока каждого канала, выход эпемен- та задержки соединен с входом считывания

управляемого запоминающего блока каждого канала, выход первого перемножителя соответствующего канала соединен с соответствующим входом первого сумматора, выход которого соединен с входом сложения счетчика, выход второго перемножителя соответствующего канала соединен с соответствующим входом второго сумматора, выход которого соединен с входом вычи- тания реверсивного счетчика, выход которого является выходом устройства, о т личающееся тем, что, с целью повышений помехоустойчивости, введены счетчик тактовых импульсов, дешифратор v в каждый канал первый элемент задержки, последовательно соединенные переключатель, второй элемент задержки, первый ключ, первый регистр и первый счетчик, последовательно соединенные обнаружитель ошибок, обнаружитель сосредоточенной помехи, второй ключ, второй регистр и второй счетчик и последовательно соединенные арифметический делитель и третий ключ, выход управляемого запоминающего блока соединен с входом обнаружителя ошибок и входом первого элемента задержки, выход которого соединен с входом -инвертора и первым входом второго перемножмтеля, выход формирователя весовых коэффициентов соединен с входом переключателя, чыход обнаружителя ошибок соединен с инверсным входом переключателя, выход второго ключа соединен с управляющим входом первого ключа, последоаательный выход второго регистра соединен с управляющим входом третьего ключа, выход которого соединен с вторыми входами первого и второго перемножителей, выход первого счетчика соединен с входом делимого арифметического делители, выход второго счетчика соединен с входом делителя арифметического делителя, выход блока выделения тактовой послеДовательности соединен с тактовыми входами реверсивного счетчика и счетчика тактовых импульсов, выходы элемента задержки соединен с входом сброса счетчика тактовых импульсов, выход которого соединены с соответствующими входами дешифратора, выход дешифратора соединен с управляющим входом переключателя каждого канала и с управляющим входом второго ключа каждого канала.

2.Устройство п. 1, отличающееся тем, что обнаружитель сосредоточенной помехи состоит из последовательно соединенных первого регистра и первого счетчика, последовательно соединенных второго регистра и второго счетчика и дешифратора, выход которого является выходом обнаружителя сосредоточенной помехи, вход первого регистра является входом обнаружителя сосредоточенной помехи, последовательный выход первого регистра соединен с входом второго регистра, выходы первого и второго счетчиков соединены шинами соответственно с первым и вторым входами дешифратора,

Изобретение относится к радиосвязи и может быть использовано в системах разнесенного приема. Цель - повышение помехоустойчивости. Устройство содержит сумматоры 1 и 2, решающий блок 3, блок 4 выделения тактовой последовательности, блок 5 выделения первого отклика, элемент задержки 6, счетчик 7, дешифратор 8 и N каналов 9. Каждый канал 9 содержит дискретный согласованный фильтр 10, информационный вход 11, тактовый вход 12, управляемый запоминающий блок 13, фазируемый регенератор откликов 14, формирователь 15 весовых коэффициентов, элементы задержки 16 и 17, инвертор 18, перемножители 19, 20, переключатель 21, обнаружитель ошибок 22, обнаружитель сосредоточенной помехи 23, ключи 24 - 26, регистры 27 и 28, счетчики 29 и 30 и арифметический делитель 31. При определении наличия в канале сосредоточенной помехи, этот канал отключается и не участвует в сложении. 1 з.п.ф-лы, 1 ил.