Синхрогенератор Советский патент 1991 года по МПК H04N5/04 

с/

с

Изобретение относится к телевизионной технике и может быть использовано в устройствах синхронизации телевизионных систем и систем автоматизированной обработки изображений. Цель изобретения - расширение функциональных возможностей путем обеспечения внешней синхронизации. Синхрогенератор содержит задающий генератор 1, первый счетчик 2, первый блок 3 постоянной памяти, первый буферный регистр 4, второй счетчик 5, второй блок 6 постоянной памяти, второй буферный регистр 7, триггер 8. Цель достигается введением делителя 9 частоты, формирователя 10 сигнала синхронизации, первого и второго одновибраторов 11, 12, первого и второго элементов И 13, 14, первого и второго блоков 15, 16 задания кода. 3 ил.

о VI го ел со

сь

Изобретение относится к телевизионной технике и может быть использовано в устройствах синхронизации телевизионных систем и систем автоматизированной обработки изображений.

Цель изобретения - расширение функциональных возможностей путем обеспечения внешней синхронизации.

На фиг.1 представлена структурная электрическая схема синхрогенератора; на фиг,2 и 3 - временные диаграммы, поясняющие работу синхрогенератора.

Синхрогенератор содержит задающий генератор 1, первый счетчик 2, первый блок 3 постоянной памяти, первый буферный регистр 4, второй счетчик 5, второй блок 6 постоянной памяти, второй буферный регистр 7, триггер 8, делитель 9 частоты, формирователь 10 сигнала синхронизации, первый 11 и второй 12 одновибраторы, первый 13 и второй 14 элементы И. первый 15 и второй 16 блоки задания кода.

Синхрогенератор работает следующим образом.

Задающий генератор 1 с кварцевой стабилизацией частоты формирует импульсы прямоугольной формы частотой, например 25 МГц. Эти импульсы поступают на счетный вход делителя 9 частоты. В случае частоты задающего генератора 25 МГц коэффициент деления частоты делителя 9 равен 4 и может быть выполнен в виде последовательно соединенных двух счетных триггеров со сбросом. С выхода делителя 9 частоты импульсы прямоугольной формы частотой 6,25 МГц поступают на счетный вход девятиразрядного первого счетчика 2, Разрядные выходы первого счетчика 2 соединены с адресными входами первого блока 3 постоянной памяти. Двоичный девятиразрядный код на разрядных выходах первого счетчика 2 является адресным кодом для первого блока 3 постоянной памяти, имеющего структуру, например. 512x8 бит и выполненного на базе программируемого постоянного запоминающего устройства (ППЗУ) с временем выборки не более 80 не. В первом блоке 3 постоянной памяти на этапе программирования ППЗУ прошита информация, обеспечивающая при последовательном переборе адресов формирование на выходе блока следующих импульсных сигналов: меандра строчной частоты (фиг,2а), строчных синхронизирующих импульсов (фиг.26), строчных гасящих импульсов, уравнивающих импульсов (фиг,2в), импульсов кадровой синхрогруппы (врезок, фиг.2г), импульсов сброса второго счетчика 2. Оставшиеся два разряда ППЗУ можно использовать для формирования дополнительных сигналов. Сформированные на выходе первого блока 3 постоянной памяти сигналы поступают на информационные входы первого буферного регистра 4.

Необходимость применения регистра

обусловлена следующими обстоятельствами. Дешифраторы адресных сигналов ППЗУ могут иметь некоторый разброс во времени срабатывания. Вследствие этого на выходах

0 блока 4 постоянной памяти могут возникать импульсные помехи длительностью несколько наносекунд. Для устранения этих помех рекомендуется применять стробиро- вание выходной информации. Сигналы,

5 сформированные на выходах первого блока 3 постоянной памяти, стробируются положительным перепадом импульсов, поступающих с выхода делителя 9 частоты на синхронизации переого буферного регист0 ра 4. На выходах первого буферного регистра 4 информация имеет то же назначение, что и на входах.

Таким образом, на выходе первого буферного регистра 4 присутствуют сигналы

5 строчной частоты, приведенные в табл.1.

Импульс сброса первого счетчика 2 определяет период строки 64 мкс и yciанавли- вает этот счетчик в О. При использовании задающего генератора 1 с частотой 25 МГц

0 и делителя 9 частоты на 4 период следования импульсов, поступающих на счетный вход первого счетчика 2. составляет 160 не Следовательно, в течение строчного периода, составляющего 64 мкс, этот счетчик дол5 жен просчитать 400 периодов поступающей на его вход частоты. Это обеспечивается тем, что в третьем разряде ППЗУ по адресу 399ю на этапе программирования записывается 1. Счетчик последовательно фор0 мирует двоичный код, начиная с нулевого.В тот. момент, когда двоичный код на адресных входах первого блока 3 постоянной памяти соответствует адресу ячейки 399ю, в третьем разряде ППЗУ считывается 1. ко5 торая подается на третий информационный вход первого буферного регистра 4 и проходит после стробирования на его третий выход, с которого подается на нход сброса первого счетчика 2. По приходу 1 на вход

0 сброса первый счетчик 2 устанавливается в О, на разрядных выходах счетчика формируется нулевой код, представляющий собой адресный код для первого блока 3 постоянной памяти. Далее импульсы, поступающие

5 на счетный вход счетчика, обеспечивают последовательный перебор адресов постоянной памяти до адреса, соответствующего ячейке с номером 399 ю, и счетчик вновь сбрасывается. Таким образом обеспечивается цикл счета первого счетчика, который

составляет 400 периодов проходящих на его счетный вход импульсов и равен строчному периоду 64 мкс.

Разрядные выходы первого счетчика 2, являющиеся пятым выходом устройства, могут быть использованы для адресации элементов по строке в системах автоматизированной обработки изображений.

В том случае, когда синхрогенератор используется в режиме внешней синхронизации, на вход первого одновибратора 11, являющегося первым входом синхро- генератора, подаются внешние строчные синхроимпульсы. По переднему фронту строчного синхроимпульса одновибратор 11 формирует импульс длительностью 200 не, который сбрасывает делитель 9 частоты в О и подается на вход предустановки первого счетчика 2. По этому импульсу происходит предустановка этого счетчика в состояние, которое определяется кодом, поступающим с выходов первого блока 15 задания кода на информационные входы первого счетчика 2. Причем подается такси двоичный код, который соответствует началу формирования строчного синхроимпульса в первом разряде ППЗУ первого блока 3 постоянной памяти.

Таким образом осуществялется привязка по фазе строчных синхроимпульсов, формируемых синхрогенератором.и внешних синхроимпульсов, подаваемых на первый вход устройства.

Строчные синхроимпульсы с выхода первого блока 3 постоянной памяти подаются через первый буферный регистр 4 на счетный вход второго счетчика 5. Этот счетчик представляет собой девятиразрядный двоичный счетчик с входами сброса, предустановки и информационными входами. Первый 2 и второй 5 счетчики в синхрогене- раторе идентичны. Второй счетчик 5 подсчитывает число поступающих на его счетный вход строчных синхроимпульсов. С первого по шестой разрядные выходы этого счетчика соединены соответственно с входами вторым-седьмым адресными входами второго блока 6 постоянной памяти. На вход первого адресного разряда (младший адресный разряд) поступает меандр строчной частоты. Это обеспечивает считывание информации из второго блока 6 постоянной памяти с двойной строчной частотой, что необходимо для правильного формирования сигналов кадровой частоты, принятых для чересстрочной развертки. Выход старшего девятого разряда второго счетчика соединен с девятым входом обращения (выбора кристалла) второго блока 6 постоянной памяти и со счетным входом триггера,

сигнал на выходе которого определяет номер полукадра (О - в первом полукадре, 1 - во втором полукадре) чересстрочной развертки. Этот сигнал с выхода триггера в 5 подается на девятый информационный вход (младший разряд) второго счетчика б и на вход (восьмой) старшего адресного разряда второго блока 6 постоянной памяти.

Второй блок 6 постоянной памяти имеет 10 структуру, например, 256x4 бит и выполнен на базе ППЗУ с временами выборки не более 80 не. Адресное пространство этого блока разделено на две страницы по 128x4 бит, переключаемые старшим адресным разря- 15 дом (вход 8). В первом полукадре информация считывается из первой страницы (на старшем адресном разряде О), во втором - из второй страницы (на старшем адресном разряде 1), Необходимость

0 использования страничной организации второго блока 6 постоянной памяти обусловлена тем, что сигналы кадровой частоты при чересстрочной развертке, формируемые в этом блоке, имеют различное времен5 ное положение относительно строчных синхроимпульсов. В каждой из двух страниц второго блока 6 постоянной памяти на этапе программирования прошита информация, обеспечивающая при последовательном пе0 реборе адресов формирования на выходе блока следующих импульсных сигналов: кадровых синхроимпульсов, кадровых гасящих импульсов, ипульсов сброса второго счетчика 5, импульсов коммутации кадровой

5 синхрогруппы. Сформированные на выходе второго блока 6 постоянной памяти сигналы поступают на информационные входы второго буферного регистра 7, назначение и принцип работы которого аналогичны пер0 вому буферному регистру 4.

Таким образом, на выходах второго буферного регистра присутствуют сигналы кадровой частоты (табл.2).

Начиная с нулевого состояния, второй

5 счетчик 5 подсчитыает число поступающих на его счетный вход строчных синхроимпульсов (фиг.26). Во время поступления первых 256 импульсов, что соответствует первым 256 строкам, старший девятый раз0 ряд этого счетчика находится в состоянии О. Так как девятый разрядный выход соединен с входом обращения (вход 9) второго блока б постоянной памяти, это соответствует отсутствию сигнала обращения. При

5 поступлении следующего строчного синхроимпульса выход старшего разряда второго счетчика 5 переходит в состояние 1 (фиг.2д,к), и информация начинает считываться из второго блока 6 постоянной памяти. Информация считывается путем

последовательного перебора адресов на входах первого-восьмого адресных разрядов блока. Причем на вход первого (младший) адресного разряда подается меандр строчной частоты, чем обеспечивается период опроса ППЗУ второго блока 6 постоянной памяти равный 32 мкс (0,5 строчного периода). Это необходимо для правильного формирования импульсов синхронизации кадровой частоты, имеющих различное временное положение в первом и втором полукадрах (с точностью до 0,5 строчного периода). Выход девятого (старшего разряда) второго счетчика 5 соединен со счетным входом триггера 8. Триггер 8 представляет собой Т-триггер и выполняет функцию деления частоты на два. С приходом на счетный вход второго счетчика 5 257-го строчного синхроимпульса старший (девятый) разряд счетчика переходит в состояние 1, что означает разрешение считывания информации из второго блока 6 постоянной памяти. Одновременно положительный перепад этого сигнала, поступая на счетный вход триггера 8, переводит выход триггера в состояние О (предположим, что предыдущее состояние - 1). Выход триггера 8 является седьмым выходом синхрогенератора и может быть исполосован как признак полукадра.

Одновременно сигнал с выхода триггера 8 поступает на вход восьмого (старший) адресного разряда второго блока 6 постоянной памяти и определяет номер страницы (О или 1), из которой считывается информация. В первом полукадре (страница 0) через 56 строчных периодов (фиг.2е) из второго блока 6 постоянной памяти (выход 3) считывается импульс сброса, который через второй буферный регистр 7 (выход 3) подается на вход сброса второго счетчика 5. Таким образом, цикл счета второго счетчика 5 в первом полукадре составляет 256x56 312 строчных периодов. Импульс сброса устанавливает все разряды второго счетчика 5 в О, следовательно, прекращается считывание информации из второго блока 6 постоянной памяти. Далее начинается следующий цикл счета (второй полукадр). Аналогично предыдущему первые 256 строчных периодов информации из блока постоянной памяти не считываются. 257-й строчный -синхроимпульс переводит девятый (старший) разряд второго счетчика 5 в состояние 1 (фиг.2к), что соответствует разрешению считывания информации из второго блока 6 постоянной памяти. Положительный перепад на девятом выходе счетчика переводит триггер 8 в состояние Г (прежнее состояние О). Лог, 1 с выхода триггера 8 поступает на старший (восьмой) адресный вход второго 6 блока постоянной памяти, что определяет считывание информации во втором полукадре из второй его страницы. Через 57 строчных

перепадов (фиг.2л) во втором полукадре из второго блока 6 постоянной памяти (выход 3) считывается импульс сброса, который через второй буферный регистр 7 (выход 3) подается на вход сброса второго счетчика 5.

0 Таким образом, цикл счета второго счетчика 5 во втором полукадре составляет 256 + +57 313 строчных периодов. Импульс сброса обнуляет счетчик 5, и прекращается считывание информации из второго блока 6

5 постоянной памяти. Обращение к второму блоку 6 постоянной памяти в течениеодного кадра производится в 57 + 57 113 строчных периодах из 625.

Разрядные выходы второго счетчика 5

0 могут быть использованы для адресации элементов по вертикали в автоматизированных системах обработки изображений и являются шестым выходом синхрогенератора. В том случае, когда синхрогенератор ис5 пользуется в режиме внешней синхронизации, на вход второго одновибратора 12, являющийся вторым входом синхрогенератора, подаются внешние кадровые синхроимпульсы (фиг.За). По переднему фронту

0 кадрового синхроимпульса второй одновиб- ратор 12 формирует импульс (фиг.36) длительностью не более половины строчного периода, например, 20 мкс. Этот импульс поступает на первый вход второго элемента

5 И, на второй вход которого поступают уравнивающие импульсы (фиг.Зв) с периодом следования 32 мкс. В результате на выходе второго элемента И 13 формируется импульс (фиг.Зг). соответствующий началу по9лукадра. Этот импульс подается на вход предустановки второго счетчика 5 и на второй вход второго элемента И 14, на первый вход которого подаются строчные синхроимпульсы (фиг.Зд) с первого выхода перво5 го буферного регистра 4. В результате на выходе второго элемента И 14 в начале первого полукадра формируется импульс предустановки, который подается на вход предустановки в О триггера 8, Триггер 8

0при этом устанавливается в О. Таким образом, в начале первого полукадра чересстрочной ра-звертки триггер 8 устанавливается в О, и в течение этого полукадра на старший адресный вход второ5 го блока 6 постоянной памяти, определяющий переключение одной из двух его страниц, подается О. Кроме того, с выхода триггера 8 лог. О подается в первом полукадре на девятый (младший разряд) информационный вход второго счетчика 5. Во

втором полукадре начало кадрового синхроимпульса не соответствует началу строч- ного синхроимпульса, и импульс предустановки (фиг.Зе) на выходе второго элемента И 14 не вырабатывается. К началу второго полукадра триггер 8 сигналом с выхода девятого (старшего) разряда переводится в состояние 1. Поэтому во время считывания информации из второго блока 6 постоянной памяти включена вторая его страница и на девятый информационный вход (младший разряд) второго счетчика 5 подается Г. Импульс предустановки, формируемый первым элементом И 13, инициирует, таким образом, в начале первого полукадра установку второго счетчика 5 в состояние 100000110 (младший разряд О, код на выходах второго блока 16 задания кода 10000011), в начале второго полукадра - в состояние 100000111 (младший разряд 1, код на выходах второго блоки 16 задания кода 10000011).

Формирователь 10 сигнала синхронизации выполняет функцию формирования сигнала синхронизации приемников (ССП), который с выхода формирователя 10 поступает на восьмой выход синхрогенератора (фиг.2и,о). В то время, когда на выходах 1 и 4 второго буферного регистра 7 (фиг.2ж,м,з,н) импульсы не формируются, на выход формирователя 10 проходят строчные синхроимпульсы с третьего его входа. В то время, когда на четвертом выходе второго буферного регистра 7 и, соответственно, на четвертом (управляющем) входе формирователя 10 формируется импульс коммутации кадровой синхрогруппы (фиг. 2ж, м), а кадровый синхроимпульс (вход 5 формирователя 10) не формируется, на выход формирователя 10 коммутируются уравнивающие импульсы с второго его входа. В то время, когда формируются импульсы коммутации кадровой синхрогруппы и кадровые синхроимпульсы одновременно, на выход формирователя 10 коммутируются импульсы врезок с первого его входа.

Формула изобретения

Синхрогенератор, содержащий задающий генератор, последовательно соединен- ные первый счетчик, блок постоянной памяти и первый буферный регистр, первый и второй выходы которого являются соответственно первым и вторым выходами син- хрогенератора, а также триггер и последовательно соединенные второй счетчик, второй блок постоянной памяти и второй буферный регистр, первый и второй

выходы которого являются соответственно третьим и четвертым выходами синхрогенератора. отличающийся тем, что, с целью расширения функциональных воз- 5 можностей путем обеспечения внешней синхронизации, введены первый и второй одновибраторы, первый и второй элементы И, делитель частоты, формирователь сигнала синхронизации, первый и второй блоки 10 задания кода, выходы которых подключены с первого по восьмой информационным входам соответственно первого и второго счет- чиков, при этом вход первого одновибратора является первым входом 5 синхрогенератора. а выход первого одно- вибратора подключен к входу предустановки первого счетчика и входу сброса делителя частоты, к счетному входу которого подключен выход задающего генератора, а выход 0 делителя частоты подключен к входам стро- бирования первого и второго буферных регистров и счетному входу первою счетчика, к входу сброса которого подключен третий выход первого буферного регистра, четвер- 5 тый, пятый и первый выходы которого подключены к первому, второму и третьему входам формирователя сигнала синхронизации, причем вход второго одновибратора является вторым оходом синхронизатора, а 0 выход второго одновибратора подключен к первому входу первого элемента И, к второму входу которого подключен пятый выход первого буферного регистра,первый выход которого подключен к счетному входу второ- 5 го счетчика и первому входу второго элемента И, к второму входу которого и входу предустановки второго счетчика подключен выход первого элемента И, а выход второго элемента И подключен к входу установки 0 триггера, к счетному входу которого и входу обращения второго блока постоянной памяти подключен девятый выход второго счетчика, к входу сброса которого подключен третий выход второго буферного регистра, 5 четвертый и первый выходы которого подключены к четвертому и пятому входам формирователя сигнала синхронизации, а шестой выход первого буферного регистра подключен к входу первого адресного раз- 0 ряда второго блока постоянной памяти, к входу старшего адресного разряда которого и девятому информационному входу второго счетчика подключен выход триггера, причем выходы разрядов первого счетчика, 5 выходы разрядов второго счетчика, выход триггера и выход формирователя сигнала синхронизации являются соответственно пятым, шестым, седьмым и восьмым выходами синхрогенератора.

Выход первого

буферного регистра 4

Описание сигнала

1

Строчные синхроимпульсы

Строчные гасящие импульсы, дополнительная

информация Импульс сброса первого

счетчика 2

Импульсы кадровой синхрогруппы (врезки)

Уравнивающие импульсы

Меандр строчной частоты

Выход второго

буферного регистра 7

Описание сигнала

Кадровый синхроимпульс (фиг. 2з, н)

Кадровые гасящие импульсы

Импульс сброса второго

счетчика 5 (фиг. 2е, л)

Импульс коммутации

кадровой синхрогруппы

(фиг. 2ж, м)

Таблица 1

Куда подается

Первый выход синхроге- нератора, третий вход формирователя 10 сигнала синхронизации,счетный вход второго счетчика 5, первый вход второго элемента И 14 Второй выход синхроге- нератора

Вход сброса первого

счетчика 2

Первый вход формирователя 10 сигнала синхронизации

Второй вход формирователя 10 сигнала синхронизации, второй вход первего элемента И 13 Вход первого адресного разряда второго блока 6 постоянной памяти

Таблица 2

Куда подается

Третий выход синхроге- нератора, пятый вход формирователя 10 сигнала синхронизации Четвертый выход синхрогенератора Вход сброса второго

счетчика 5

Четвертый вход формирователя 10 сигнала син- хронизации

JLJL j-JLJL ijLJLJ JШUlJ 4LpJLЛ4UШШ

jTinn i|ihTin|i}TTirfi

r f |i-т

JLJLJJLMJUUTTITiri

ii . .j

JJLJLJL-JUUUULhnn

n

I±JLLLOJJJUb(LlJJLLJlJL

JL LJL JJJ ПIL

JL

n