Устройство для выполнения дискретного преобразования Фурье Советский патент 1991 года по МПК G06F17/14 

Оч VJ

Ю

сл о

Изобретение относится к средствам специализированной вычислительной техники и может найти применение для спектрального анализа сигналов в реальном масштабе времени.

Целью изобретения является повышение быстродействия.

Устройство предназначено для определения синусной и косинусной составляющих гармоник разложения измеряемой величины в дискретный ряд Фурье в соответствии с выражениями

Ј

Re Sk Ј Xi cos

i 1

2л Ik N

Im Sk

E x,

sin

1

In ik N

Кроме того, устройство обеспечивает вычисление как синусной и косинусной составляющих гармоник разложения сигнала в ряд Фурье в соответствии с (1), так и комплексной амплитуды гармоники сигнала

Sk Mfte Sk)2 + (Im Sk)2 .(2)

На чертеже представлена структурная схема устройства. ,

Устройство для выполнения дискретного преобразования Фурье содержит генератор 1 тактовых импульсов, элемент И 2, триггер 3, элемент 4 задержки, счетчики 5 и б, узел 7 постоянной памяти, объединенные в блок 8 управления, информационный вход 9 устройства, блок 10 выборки, коммутатор 11, источник 12 опорного напряжения, блок 13 управляемой инверсии, масштабирующий цифровой потенциометр 14, операционный усилитель 15. масштабирующий резистор 16, блоки 17-20 выборки, масштабирующий резистор 21, коммутаторы 22 и 23, выходы реальной 24 и мнимой 25 частей гармоник, аналоговый выход 26 устроила, выход 27 спектра, формирователь 28 кодов, состоящий из блока 29 постоянной памяти коэффициентов, коммутатора 30, регистра 31 последовательных приближений и компаратора 32.

Устройство работает следующим образом.

По внешнему сигналу запуска, поступающему на вход запуска, устройство переключается в исходное состояние, в котором сбрасываются (обнуляются) счетчики 5 и 6. Далее сигнал запуска с задержкой в элементе 4 переключает (взводит) триггер 3, который деблокирует элемент И 2. Тактовые импульсы генератора 1 начинают поступать на счетный вход счетчика 6. Выходы счетчика 6 подключены к адресным входам второго узла 7, выходы которого с 1-го по 15-й подключены к тактовым входам блоков 10, 17-20 выборки, управляющим входам коммутаторов 11, 22 и 23 и формирователя 28 5 кодов.

Таким образом, по мере счета счетчика в тактовых импульсах на выходах узла 7 возникают сигналы, управляющие работой отдельных блоков в соответствии с логикой 10 работы устройства.

В процессе работы устройства можно выделить два основных этапа:

вычисление синусной и косинусной составляющих гармоник разложения измеря- 15 емой величины в соответствии с (1);

вычисление комплексной амплитуды t гармоники сигнала в соответствии с (2).

На первом этапе вычислений работа происходит следующим образом. 20 Узел 7 переключает коммутатор 30 формирователя 28 кодов в положение, обеспечивающее прохождение сигналов с выходов блока 29 на выходы формирователя 28 кодов. На адресные входы блока 29 поступает 25 цифровой двоичный код с выходов счетчика 5.

Блок 29 хранит цифровые двоичные коды, соответствующие коэффициентам Фурье (с учетом знака):

30 2jrjk

N

bi sin Щ }(3)

N

где k - номер измеряемой гармоники; 35 - номер текущего цикла вычислений; N - общее число выборок. При этом код, поступающий на адресные входы блока 29, за исключением младшего разряда, определяет номер цикла 40 вычислений I, а младший разряд несет информацию в виде необходимой в данный момент функции (синус или косинус).

Таким образом, на первом этапе вычислений, на выходах формирователя 28 кодов 45 последовательно возникают (п+1)-разряд- ные цифровые двоичные коды, соответствующие (3) для I 1,М.

50

55

Вход операционного усилителя 15 является узлом суммирования трех токов И - с выхода масштабирующего цифрового потенциометра 14, 2 - с выхода операционного усилителя 15 и 1з-с выхода (аналогового) коммутатора 22.

11 При этом Ui -L 1

2 UBbix/R2

l3 U2/R3,

(4)

bi sin Щ }(3)

N

где k - номер измеряемой гармоники; - номер текущего цикла вычислений; N - общее число выборок. При этом код, поступающий на адресные входы блока 29, за исключением младшего разряда, определяет номер цикла вычислений I, а младший разряд несет информацию в виде необходимой в данный момент функции (синус или косинус).

Таким образом, на первом этапе вычислений, на выходах формирователя 28 кодов последовательно возникают (п+1)-разряд- ные цифровые двоичные коды, соответствующие (3) для I 1,М.

0

5

Вход операционного усилителя 15 является узлом суммирования трех токов И - с выхода масштабирующего цифрового потенциометра 14, 2 - с выхода операционного усилителя 15 и 1з-с выхода (аналогового) коммутатора 22.

11 При этом Ui -L 1

2 UBbix/R2

l3 U2/R3,

(4)

где U1 - напряжение на выходе блока управляемой инверсии;

U2 - напряжение на выходе коммутатора 22;

UBHX - выходное напряжение операционного усилителя 15;

Ri, R2, Rs сопротивления масштабирующего потенциометра 14, первого 16 и второго 21 масштабирующих резисторов;

L- величина кода, поступающего на управляющие входы масштабирующего потенциометра 14.

Учитывая, что входной ток современных операционных усилителей пренебрежимо мал, по первому закону Кирхгофа

H + l2 + i3 0.

Тогда, принимая Ri R2 R3, из (4) получим UBb,x -(Ui -L+U2)(5)

Выражение (5) может служить основой для выполнения базовой операции дискретного преобразования Фурье. Действительно, при

2jrik

L cos

N

Ui

N

Xi

J - 1

t 1)2 2 Xj COS

ыполняя N раз операцию (7), получим

и,нх -5 X, -cos27rik

I 1

N

Аналогично может быть вычислена и синусная составляющая.

Тригонометрическиефункции

cos

2л1к

и sin - .. могут иметь произволь

N eil N

ный знак, а цифровой масштабирующий потенциометр 14 обеспечивает умножения аналогового напряжения Ui лишь на положительное значение двоичного кода. С целью обеспечения возможности вычисления произведения в четырехквадрантном режиме, в устройство введены блок 13 управляемой инверсии, на управляющий вход которого выступает (п+1)-й (знаковый) раз- ряд кода с выхода формирователя 28.

В каждом цикле вычислений узел 17 выдает управляющий сигнал, обеспечивающий выборку входной измеряемой величины с входа 9 в блок 10 выборки. Далее коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с его первого входа (с выхода блока 10 выборки на информационный вход блока управляемой инверсии. Одновременно открывается один из блоков 17 и 18 выборки (попеременно в зависимости от номера выполняемого цикла вычислений), а коммутатор 22 переключается в положение

0

5

0

обеспечивающее прохождение на масштабирующий резистор 21 частной суммы, накопленной в предшествующем цикле вычислений (с выхода блока 18 и 17 выборки, в зависимости от номера выполняемого цикла вычислений). При этом блоки выборки, используемые для хранения частной суммы в 1-м и Н1-м циклах вычислений, должны быть разные,

На выходах формирователя 28 кодов, как было показано выше, устанавливается цифровой двоичный код, соответствующий

2Jitk ai cos -jq-

В этом случае на выходе операционного усилителя 15 появляется сигнал

Re Sk.i X, cos + Re Sk.i - 1

N

v , Xi cos -jgf

i 1

2 Xi cos

- 1

2;rjk N

который одновременно с установлением напряжения на выходе операционного усилителя 15 фиксируется в блоке 17 или 18 выборки. В первом цикле вычислений на вход запрета коммутатора 22 поступает сигнал, отключающий его выход, чем обеспечивается суммирование произведения с нулем

Re Sk,i Xi cos

2л-- 1 k N

+ 0.

По окончании выборки сигнала ReSki, сигналом с 16-го выхода узла 7 счетчик 5 инкрементируется, младший разряд кода адреса устанавливается в единицу и, следовательно, на выходах формирователя 28 кодов устанавливается двоичный код, соответствующий 2jrik

bi sln

N

Одновременно открывается один из двух блоков 19 или 20 выборки (попеременно в зависимости от номера цикла вычислений), а коммутатор 22 переключается в положение, обеспечивающее прохождение на масштабирующий резистор 21 частной суммы, накопленной в предшествующем цикле вычислений (с выхода блока 20 или 19 выборки в зависимости от номера выполняемого цикла вычислений). При этом блоки выборки, используемые для хранения частной суммы в 1-м и i+1-циклах вычислений, должны быть разными.

В этом случае на выходе операционного усилителя 15 появляется сигнал

Im Sk.l X| Sin -гт- + lm Sk.i - 1

. v , 2JTik , v1 v t + X sin --ГГ- + 2, Xisln-тт -. X J 1™

который одновременно с установлением напряжения на выходе усилителя 15 фиксируется в соответствующем блоке выборки.

По окончании выборки сигнала lMSk.i в блок 19 или 20 выборки сигналом с 16-го выхода узла 7 инкрементируется счетчик 5 и на его выходах устанавливается код, соответствующий следующему номеру цикла вычислений.

Далее циклы вычислений повторяются.

Таким образом, по окончании N циклов вычислений на выходе блока 17 выборки формируется сигнал

2я1к

ReSk

Ј xicos

N

з на выходе блока выборки 19 - сигналы

Im Sk

2x,.

N

являющиеся соответственно косинусной и синусной составляющими гармоники разложения сигнала в ряд Фурье. Эти сигналы поступают на выходы 24 и 25 устройства и могут быть использованы внешними потребителями.

На втором этапе вычислений определяется комплексная амплитуда k-й гармоники сигнала в соответствии с (2). На этом этапе работа устройства происходит следующим образом.

Коммутатор 11 устанавливается в состояние, обеспечивающее прохождение сигна- ла с выхода источника 12 опорного напряжения на вход блока 13 управляемой инверсии. Выход коммутатора 22 отключается с помощью сигнала запрета, поступающего с выхода узла 7 на его управляющий вход. Коммутатор 23 устанавливается в состояние, обеспечивающее прохождение сигнала с блока 17 выборки на аналоговый вход формирователя 28 кодов. Коммутатор 30 переключается в положение, обеспечивающее прохождение на выходы формирователя сигналов с выходов регистра 31 последовательных приближений. Одновременно с выхода узла 7 поступает сигнал запуска регистра 31 последовательных приближений. Далее с выхода узла 7 на тактовый вход регистра 31 последовательных приближений поступает п (п-разрядность кода) тактовых импульсов. По окончании процесса последовательных приближений напряжения, поступающие на оба входа компаратора 32, становятся равными. На один вход компаратора поступает напряжение с выхода блока 17 выборки, т. е. ReSk. a на другой вход U0n. Npnn, где U0n - выходное напряжение источника 12 опорного напряжения, Npnn - выходной код регистра последовательных приближений. Таким образом

ReSk Npnn Non или ReSk

ГЧрпп - -ГГ Uon

Коммутатор 11 переключается в состояние, обеспечивающее прохождение сигнала с выхода коммутатора 23 на вход блока 13 управляемой инверсии. В этом случае на выходе операционного усилителя 15 возникает сигнал

5

0

5

0

иных Re Sk Npnn м (Re sb

где М - масштабный коэффициент, равный

1/Uon.

Выходное напряжение операционного усилителя 15 фиксируется в блоке 18 выборки.

Коммутатор 11 устанавливается в состояние, обеспечивающее прохождение сигнала с выхода источника 12 опорного напряжения на вход блока 13 управляемой инверсии. Коммутатор 23 переключается в состояние, обеспечивающее прохождение сигналов с выхода блока 19 выборки на аналоговый вход формирователя 28 кодов. Узел 7 выдает сигналы, обеспечивающие выполнение операции последовательного приближения.Тогда, аналогично рассмотренному случаю, на выходе регистра последовательных приближений форми ImSk

5

0

5

0

5

руется двоичный код Npnn -

Uon

Коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода коммутатора 23 на вход блока 13 управляемой инверсии, коммутатор 22 переключается в активное состояние и обеспечивает прохождение сигнала с выхода блока 18 выборки на масштабирующий резистор 21, В этом случае на выходе операционного усилителя Сформируется сигнал

Un« Im Sk Npnn + М (Re Sk/ М (Яе Sk/ 4 М (|„ SK/ .

который фиксируется в блоке 20 выборки.

Коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода источника опорного напряжения на информационный вход блока 13 управляемой инверсии. Коммутатор 22 блокируется сигналом запрета, поступающим на его управляющий вход. Коммутатор 23 переключается в состояние, обеспечивающее прохождение сигнала с выхода блока 20 выборки на аналоговый вход формирователя 28 кодов. На вход запуска регистра 31 последовательных приближений поступает импульс запуска, а затем первый тактовый

импульс - на тактовый вход регистра. Одновременно с приходом тактового импульса открывается блок 18 выборки, обеспечивающий фиксацию произведения Uon на первый разряд формируемого кода. По окончании процесса выборки коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода блока 18 выборки. Следовательно, на выходе операционного усилителя 15 формируется сигнал

U

вых

v,

on

где I - номер такта приближения.

По окончании процесса установления напряжения на выходе усилителя 15 на тактовый вход регистра 31 последовательного приближения поступает следующий тактовый импульс и происходит фиксация в регистре состояния компаратора 32. Далее коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода источника опорного напряжения, открывается блок 18 выборки и процесс последовательного приближения повторяется для всех п разрядов формируемого кода.

По окончании процесса формирования кода получим

2

Увых gp- M (Re Sk)2 + (Im Sk)2

или

N

рпп

M (Re Sk)2 + (Im Sk)2 .

Таким образом, на выходах формирователя 28 кодов появляется цифровой двоичный код, равный комплексной амплитуде k-й гармоники исследуемого сигнала. Этот код поступает на цифровые выходы 27 устройства.

Коммутатор 11 переключается в состояние, обеспечивающее прохождение сигнала с выхода источника опорного напряжения. В этом случае на выходе операционного усилителя 15 формируется сигнал

N

рпп

(Re Sk)2 + (Im Sk)2 .

Одновременно открывается блок 20 выборки, обеспечивающий фиксацию выходного напряжения. Сформированный аналоговый сигнал поступает на аналоговый выход 26 устройства.

Далее на выходе узла 7 появляется сигнал, инкрементирующий счетчик 5. Счетчик 5 переполняется, на его выходе переноса возникает сигнал, обеспечивающий установку в ноль (сброс) триггера 3. Работа устройства на этом заканчивается.

Таким образом, в результате работы устройства на его цифровом 27 и аналоговом 26 выходах образуются сигналы

NBUX

V(Re Sk)2 + (Im Sk)2 Uon

UBb,x ReSk +CmSk)2 соответствующие величине комплексной

амплитуды k-й гармоники анализируемого сигнала. Кроме того, на выходах косинусной и синусной составляющих существуют сигналы

Ui ReSk,

,

соответствующие косинусной и синусной составляющим k-й гармоники разложения сигнала в ряд Фурье.

Формула изобретения

Устройство для выполнения дискретного преобразования Фурье, содержащее блок управления, три блока выборки, блок постоянной памяти коэффициентов, операционный усилитель, первый масштабирующий резистор и масштабирующий цифровой потенциометр, выход которого подключен к входам первого масштабирующего резистора и операционного усилителя, выходы которых подключены к информационным входам первого и второго блоков выборки, тактовые входы которых подключены соответственно к первому и второму тактовым выходам блока управления, третий так- товый выход которого подключен к

тактовому входу третьего блока выборки, информационный вход которого является информационным входом устройства, входом запуска которого является вход запуска блока управления, адресный выход которого подключен к адресному входу блока постоянной памяти коэффициентов, отличающееся тем, что, с целью повышения быстродействия, в него введены четыре коммутатора, четвертый и пятый блоки выборки, второй масштабирующий резистор, блокуправляемой инверсии, источник опорного напряжения, компаратор и регистр по- следовательных приближений, выход которого подключен к первому информационному входу первого коммутатора, второй

информационный вход которого подключен к выходу блока постоянной памяти коэффициентов, первый и второй выходы первого коммутатора подключены к управляющим входам соответственно блока управляемой инверсии и масштабирующего цифрового потенциометра, выход третьего блока выборки подключен к первому информационному входу второго коммутатора, выход

которого подключен к информационному входу блока управляемой инверсии, выход которого подключен к информационному входу масштабирующего цифрового потенциометра, выход операционного усилителя подключен к первому входу компаратора и к информационным входам четвертого и пятого блоков выборки, тактовые входы которых подключены соответственно к четвертому и пятому тактовым выходам блока управления, с первого по четвертый управляющие выходы которого подключены к управляющим входам соответственное первого по четвертый коммутаторов, выход первого блока выборки является выходом реальной части гармоники устройства и подключен к первым информационным входам третьего и четвертого коммутаторов, выход второго блока выборки - к вторым информационным входам третьего и четвертого коммутаторов и второму информационному входу второго коммутатора, третий информационный вход которого подключен к выходу источника опорного напряжения, выход четвертого блока выборки является выходом мнимой части гармоники и подключен к третьим информационным входам третьего и четвертого коммутаторов, выход пятого блока выборки подключен к четвертым информационным входам третьего и четвертого коммутаторов и является аналоговым выходом устройства, выходом

спектра которого является второй выход первого коммутатора, выход третьего коммутатора подключен к входу второго масштабирующего резистора, выход которого подключен к входу операционного усилителя, выход четвертого коммутатора подключен к четвертому информационному входу второго коммутатора и второму входу компаратора, выход которого подключен к информационному входу регистра

последовательных приближений, установочный и тактовый входы которого подключены соответственно к шестому и седьмому тактовому выходам блока управления.

Изобретение относится к средствам специализированной вычислительной техники и может найти применение спектрального анализа сигналов в реальном масштабе времени. Цель изобретения - повышение быстродействия. Устройство содержит блок управления 8, блок выборки 10, коммутатор 11, источник опорного напряжения 12, блок управляемой инверсии 13, масштабирующий цифровой потенциометр 14, операционныйусилитель15, масштабирующий резистор 16, блоки выборки 17-20, масштабирующий резистор 21, коммутаторы 22,23 и формирователь кодов 28.1 ил.