Устройство для анализа нечетких данных Советский патент 1991 года по МПК G06F7/02 

у

Ё

Изобретение относится к технической кибернетике и может быть использовано при построении технических средств обработки нечеткой информации, моделирования нечетких рассуждений, автоматизации процедур выработки управляющих решений в нечетких условиях. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности упорядочивания десятичных чисел и выполнения операций объединения, пересечения и дополнения нечетких множеств. Устройство содержит блок 1 маскирования, к блоков анализа (БА) 2|-2 (к - количество десятичных разрядов унитарно-десятичного

О 00

со о

g

кода анализируемых чисел), вход 3 начальной установки, тактовый вход 4, входы десятичных разрядов первого 51-5к и второго 6г-6кчисел (Аи В)устройства, входы7ц-7п анализируемых чисел Ci-Cn (n - количество анализируемых чисел; m - количество унитарных разрядов унитарно-десятичного кода), управляющие входы 8, 9, 10, выходы результата. БА содержит n элементов ИЛИ и m узлов сравнения, входы 14 и выходы 15 маскирования. Каждый узел сравнения содержит группы элементов И,

Изобретение относится к технической кибернетике и может быть использовано при построении технических средств обработки нечеткой информации, моделирования нечетких рассуждений, автоматизации процедур выработки управляющих решений в нечетких условиях.

Устройство предназначено для реализации операций определения максимального или минимального числа из группы чисел, сортировки чисел или в порядке убывания, или в порядке возрастания, а также для выполнения операций дизъюнкции, конъюнкции, отрицания, импликации, штри Шеффера, стрелка Пирса над нечеткими переменными (высказываниями) в нечеткой логике Заде и операций объединения или пересечения n нечетких множеств, дополнения нечеткого множества. Результат D операции дизъюнкции n нечетких переменных Q, п, вычисляется по формуле , результат К операции коьюнк- ции n нечетких переменных Ci вычисляется по формуле K minCi. Результат операции импликации А-Э1 Ci двух нечетких переменных Аи Ci вычисляется по формуле тах(1А, Ci), где - есть отрицание (дополнение) нечеткий переменной А. Результат S операции штрих Шеффера нечетких переменных А и В вычисляется по формуле (1-A, 1-B). Результат Р операции стрелка Пирса нечетких переменных А и В вычисляется по формуле (1-A, 1-В).„

Каждый элемент ejЈ, где .Mta a E - объединение нечетких множеств CI.LJL, ..., Сп, вычисляется по формуле

(C/, Cf.,, Ср), где Cf 6 Ci, а элемент fj 6 F - пересечение нечетких множеств С С2, ..., С п, вычисляется по формуле

(Cj1, С,..., Cf). Элемент hj & Н, где Н

три элемента ИЛИ, элемент И, элемент И- НЕ. Устройство может выполнять операции определения максимального и минимзль но- го числа, сортировку чисел в порядке возра- стания или убывания, операции дизъюнкции, конъюнкции, отрицания, импликации, штрих Шеффера, стрелка Пирсз над нечеткими высказываниями в нечеткой логике Заде и операции объединения или пересечения n нечетких множеств, дополняя нечеткие множества, 3 ил.

- дополнение нечеткого множества А, вычисляется по формуле , где aj eА.

При определении экстреглальных чисел и при сортировке сравниваемые числа представляются унитарно-десятичным кодом, так что каждый разрядный коэффициент исходного десятичного числа закодирован т- разрядным унитарным кодом (один из m разрядов единичный, остальные нулевые).

При реализации перечисленных операций нечеткой логики числа А, В, С, D, К,, Р, S, а, е, f, n из интервала 0,1 представляются m-разрядным унитарным кодом (один разряд единичный, остальные нулевые).

Цель изобретения - расширение функциональных возможностей за счет обеспечен возможности упорядочивания десятичных чисел и выполнения операций объединения, пересечения и дополнения

нечетки/ множеств.

устройства приведена на фиг. 1;

на фиг, 2 и 3 приведены схемы 1-го блока

анализа (, 2,.,., К) и блока маскирования.

Усфойство содержит блок 1 маскирован я, к блоков анализа, где k-количестводесятичныхразрядовунитарно-десятичного кода анализируемых частиц, вход 3 начальной установки, тактовый вход 4, входы десятичных разряцов первого А и входы 6i-6k второго В чисел устройства, эходы 7n-7mk анализируемых чисел Ci, C2,...,Cn(n - количество анализируемых чисел; m - количество унитарных разрядов унитарно-десятичного кода),

управляющие входы . 9i-9k, 10i-10ic. выходы 11 i-11 mk результата.

Блок 2 анализа содержит n элементов ИЛИ 12i-12n и m узлов сравнения, входы 14i-14n и выходы маскирования. Каждый узел сравнения содержит груп- пы элементов И и , элементы ИЛИ 18, 19, 20, элемент И 21, элемент И-НЕ 22.

Блок 1 маскирования содержит регистр 23 и группы элементов И 244 -24п и 25i-25n. входы 26i-26n и выходы 27i-27n маскирования.

Навходы5|иб| ,2m,,

2,..k, поступает j-й унитарный разряд 1-го десятичного разряда соответственно первого и второго чисел А и В. На вход 7J поступает J-й унитарный разряд 1-го десятичного разряда 1-го анализируемого числа (,2,.... п). На выходе 11ji формируется j-й унитарный разряд 1-го десятичного разряда результата. Единичный сигнал на 1-м выходе 27| блока 1 маскирования означает, что 1-е число разрешено к анализу.

Устройство работает следующим образом.

При выделении максимального из п чисел, представленных в унитарно-десятичном коде, на входы 7 поступают числа Ci,

С2Сп.

Регистр 23 блока 1 маскирования установлен в нулевое состояние сигналом с входа 3. При этом на выходах 27 блока 1 будут единичные сигналы, поступающие с инверсных выходов регистра 23. Эти сигналы поступают на входы 14 маскирования блока 21 анализа. На входы 5, 6,10,13 всех блоков 2 подаются нулевые сигналы, а на входы 9 - сигнал логической 1. Так как единичными сигналами с входом 14 открыты все элементы И 16i-16n во всех узлах 13i-13m сравнения блока 21 анализа, то на выходах элементов ИЛИ 18 образуется код, представляющий собой поразрядную дизъюнкцию унитар- ных кодов сравниваемых а блоке 2i первых (старших) десятичных разрядов чисел Ci- Сп. Пусть в этом двоичном коде, образованном состояниями выходов элементов ИЛИ 18 всех узлов 13, старшая единица находится в первом разряде. Единичный сигнал с выхода элемента ИЛИ 18 в первом узле 131 через элемент И 21 поступает на выход 111 данного блока 21 анализа, так как на другом входе элемента И 21 также будет единичный сигнал, поступающий с выхода элемента И- НЕ 22 и обусловленный наличием нулевого сигнала, который с входа 8 поступает на второй вход элемента И-НЕ 22. Кроме того, единичный сигнал с выхода элемента ИЛИ 18 узла 13ч сравнения проходит на выход элемента ИЛИ 19 данного узла 131 сравнения и далее на выходы элементов ИЛИ 19 всех младших узлов и поступает на вторые входы элементов И-НЕ 22 в этих младших узлах. На первые входы элементов И-НЕ 22 узлов поступает единичный сигнал, проходящий с входа 9 на выходы всей цепочки последовательно соединенных элементов ИЛИ 20 всех узле

5 13m-13i анализа. Поэтому на выходах элементов И-НЕ 22 во всех узлах, начиная с второго , будет нулевой сигнал, который запирает элементы И 21 в этих узлах, обуславливая тем самым нулевой сигнал на

О выходах 112-11т независимо от состояния элементов ИЛИ 18 в этих узлах 13 сравнения. Пусть в коде, образованном состояниями элементов ИЛИ 18 всех узлов сравнения 13i-13m, старшая единица нахо5 дится в S-м разряде,

где 2 Ј S m. В этом случае описание работы группы узлов 13S, 13s-n13m анализа аналогично рассмотренному, если с выхода элемента ИЛИ 19 (S-1)-ro узла 13s-i сравнения на вход элемента ИЛИ 19 и второй вход элемента И-НЕ 22 узла 13s+i поступает нулевой сигнал. Для рассматриваемого случая на выходах элементов ИЛИ 19 всех узлов 13i-13s-i будет

нулевой сигнал, так как во всех этих узлах на выходах элементов ИЛИ 18 имеется нулевой сигнал. На выходах 11i-11s-i узлов 13i-13s-i сравнения будут нулевые сигналы. Таким образом, на выходах 111-11m nep0 вого блока 2i анализа будет унитарный код с единицей в S-м разряде, что соответствует унитарному коду максимального из сравниваемых первых десятичных разрядов чисел Ci, С2Сп.

5 Одновременно единичные сигналы формируются на выходах тех элементов И 17, которые соответствуют числам, у которых первый десятичный разряд равен первому десятичному разряду максимального из чи0 сел С. Эти единичные сигналы через элементы ИЛИ 12 проходят на соответствующие выходы 15 маскирования блока 2{ анализа и разрешают дальнейший поиск максимального числа среди этого

5 подмножества чисел С. Следующие блоки 2 работают аналогично.

Поиск минимального числа выполняется аналогично. При этом на входы 8 поступают единичные, а на входы 9 - нулевые

0 сигналы.

Сортировка чисел по возрастанию или убыванию выполняется как п последовательных операций поиска максимального или минимального числа. При этом каждое

5 вновь найденное число на следующих тактах маскируется единичным состоянием соответствующего разряда регистра 23 блока 1 маскирования.

При выполнении операции объедине0 ния и пересечения нечетких множеств в регистре 23 блока маскирования устанавливается нулевое состояние, что определяет единичные сигналы на выходах 27.

На входы 5, 6 всех блоков 2 анализа подаются нулевые сигналы, а на входы 10- единичные сигналы. Если отыскивается объединение (пересечение), то устройство работает так же, как при поиске максимального (минимального) числа, с той лишь разницей, что каждый из блоков 2 работает независимо от других, что обеспечивается подачей единичного сигнала с входа 10 каждого блока на входы всех элементов ИЛИ 12i-12n всех блоков 2. Таким образом, на всех входах 14 маскирования каждого из блоков 2 будут единичные разрешающие сигналы.

При выполнении операции отыскания дополнения нечеткого множества А унитарный m-разрядный код каждого 1-го элемента , где подается соответственно на входы 5 каждого 1-го блока 2i. На входы 6 и 7 каждого блока 2 подаются нулевые сигналы, а на входы 10 - единичные, В регистре 23 установлено нулевое состояние, что определяет единичные сигналы на входах 14 маскирования всех блоков 2. Подавая на входы 8 и 9 каждого блока 2 сигналы соответственно Логический 0 и Логическая 1, получают на выходах 11 1-го блока 2 унитарный код числа1э| 1-а|, что в совокупности на выходах 11 всех блоков 2 i-2k определяет дополнение нечеткого множества А. Работа каждого блока 2 устройства при этом аналогична выполнению операции выделения максимального числа.

Выполнение операции отрицания нечеткой переменной а, представленной т- разрядным унитарным кодом, осуществляется на одном из блоков 2 устройства. При этом его работа совпадает с работой при выполнении операции отыскания дополнения нечеткого множества А, с той лишь разницей, что работает лишь один блок 2, а остальные блоки в это время могут в зависимости от настройки выполнять другие операции над нечеткими переменными, представленными также го-разрядным унитарным кодом.

Выполнение операции дизъюнкции и конъюнкции может производиться над не- ЧРТКИМИ переменными, заданными как в унитарно-десятичном коде с q Ј k десятичными разрядами, так и в m-разрядном унитарном коде. В первом случае работа устройства при выполнении операции дизъюнкции (конъюнкции) полностью совпадает с рассмотренной выше при отыскании максимального (минимального) из п сравниваемых чисел. Во втором случае каждая из операций может выполняться в каком-либо одном блоке 2 устройства. При этом на входы 7j, где , m, этого 1-го блока 2i подаются

j-e разряды m-разрядных унитарных кодов сравниваемых чисел, а на входы 5 и 6 - нулевые сигналы. На входы 10 есех блоков 2 подаются единичные сигналы, что обуславливает независимую работу каждого блока 2. При выполнении в блоке 2 дизъюнкции на входы 8 и 9 этого блока подаются сигналы соответственно Логический 0 и Логическая 1, а при выполнении коньюнк0 ции - наоборот.

Операции импликации, стрелка Пирса и штрих Шеффера могут выполняться над нечеткими переменными, значения которых представляются только m-раэрядными уни5 тарными кодами. Поэтому каждая из этих операций может быть реализована на одном из блоков 2 при независимой работе каждого из блоков, что обусловлено подачей единичных сигналов на входы 10 всех бло0 ков 2.

При реализации операции импликации в блоке 2| разряды унитарного кода значения нечеткой переменной А подаются на входы 5 этого блока, а каждый j-й разряд

5 унитарного кода переменной С подается на первый вход каждой группы входов 1 блока 2|. На все остальные входы 7j и входы 6 подаются нулевые сигналы. Блок 2| работает при этом в режиме поиска максимума, что

0 определяется подачей на вход 8 логического О, на вход 9 - Г.

,JM выполнении операции стрелка Пирса (штрих Шеффера) в блоке 2| он работает как первый блок 2i при выполнении опере5 ции поиска минимального (максимального) числа, с той лишь разницей, что сравниваемые числа А и В подаются на входы 5 и 6 блока, а на все входы 7 подаются нулевые сигналы.

0 При одновременном выполнении разных операций нечеткой логики (из перечисленных) в блоках 2 устройства все эти блоки работают независимо за счет подачи на входы 10 всех блоков единичного сигнала. На5 стройка входов каждого из блоков на реализацию той или иной операции рассмотрена выше.

Формула изобретения Устройство для анализа нечетких дан0 ных, содержащее блок маскирования и первый блок анализа, который содержит п элементов ИЛИ (п - количество анализируемых чисел) и m узлов сравнения (т- количествоунитарныхразрядов

5 унитарно-десятичного кода анализируемых чисел), каждый узел сравнения содержит две группы элементов И, три элемента ИЛИ и элемент И, причем вход начальной установки устройства и тактовый вход устройства соединены соответственно с входом

начальной установки и тактовым входом блока маскирования, 1-й выход которого, где ,2,...,п, соединен с l-м входом маскирования первого блока анализа, входы J-x унитарных разрядов первых десятичных разрядов первого и второго чисел устройства, где J-1, 2,..,m, соединены с входами j-x разрядов соответственно первого и второго чисел первого блока анализа, вход j-ro унитарного разряда первого десятичного раз- ряда i-ro анализируемого числа устройства соединен с l-м информационным входом j-й группы первого блока анализа, первые управляющие входы первой и второй групп устройства соединены соответственно с первым и вторым управляющими входами первого блока анализа, j-й информационный выход первого блока анализа является выходом J-ro унитарного разряда первого десятичного разряда результата устройст- ва, в блоке анализа входы его j-x разрядов первого и второго чисел соединены соответственно с первым и вторым входами перво- -го элемента ИЛИ (m+1-j)-ro узла сравнения, 1-й вход маскирования блока анализа соеди- нен с первыми входами 1-х элементов И первой группы всех узлов сравнения, 1-й информационный вход J-й группы блока анализа соединен с вторым входом 1-го элемента И и первой группы J-ro узла сравне- ния, в каждом j-м узле сравнения выход 1-го элемента И первой группы соединен с первым входом 1-го элемента И второй группы и с (1+2}-м входом первого элемента ИЛИ, выход элемента И является j-м информаци- онным выходом блока анализа и соединен с вторыми входами всех элементов И второй группы j-ro узла сравнения, выход 1-го элемента И второй группы j-ro узла сравнения соединен с j-м входом 1-го элемента ИЛИ, выход которого является 1-м выходом маскирования блока анализа, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности упорядочивания десятичных чисел и выполнения операций объединения, пересечения и дополнения нечетких множеств, в него введены k-1

блоков анализа, идентичных первому блоку гнализа, где к - количество десятичных разрядов унитарно-десятичного кода анализируемых чисел, а в каждый узел сравнения введен элемент И-НЕ, причем входы j-x унитарных разрядов 1-го десятичного разряда первых чисел первой и второй групп устройства, где , 3k, соединены.с входами J-x

разрядов соответственно первого и второго чисел 1-го блока анализа, вход j-ro унитарного разряда 1-го десятичного разряда 1-го анализируемого числа устройства соединен с 1-м информационным входом 1-й группы 1-го блока анализа, 1-е управляющие входы первой и второй групп устройства соединены соответственно с первым и вторым управляющими входами 1-го блока анализа, J-й информационный выход 1-го блока анализа является выходом j-ro унитарного разряда 1-го десятичного разряда результата устройства, 1-й выход маскирования (1-1)-го блока анализа соединен с i-м входом маскирования 1-го блока анализа, 1-й выход маскирования к-го блока анализа соединен с 1-м входом маскирования блока маскирования, в каждом узле сравнения выход первого элемента ИЛИ соединен с первыми входами второго и третьего элементов ИЛИ, выход элемента И-НЕ соединен с вторым входом элемента И, в каждом блоке анализа его первый управляющий вход соединен с вторым входом второго элемента ИЛИ и с первым входом элемента И-НЕ первого узла сравнения, выход второго элемента ИЛИ р- го узла сравнения, где , 2(т-1), соединен с вторым входом второго элемента ИЛИ и первым входом элемента И-НЕ гоузла сравнения, в каждом блоке анализа его второй управляющий вход соединен с вторыми входами третьего элемента ИЛИ и элемента И-НЕ m-гоузла сравнения, выход третьего элемента ИЛ И (р-М}-го узла сравнения соединен с вторыми входами третьего элемента ИЛИ и элемента И-НЕ р-го узла сравнения, q-й управляющий вход третьей

группы устройства, где ,2k, соединен

с (т+1)-и входами всех элементов ИЛИ и q-ro блока анализа.

«№,.

О О О 9 О О

T/tyJtf/,

Фиг.1

ь

26,

26,

гбп