Устройство для обработки логической информации Советский патент 1988 года по МПК G06F7/00 

1

fttJLf

Изобретение относится .к вычислительной технике и может быть использовано для обработки нечеткой логической информации.

Целью изобретения является расширение функциональных возможностей устройства за счет обработки нечет- кой(многозначной) логической информации .

Логическая обработка нечеткой информации основана на следукяцем тро- ретико-множественном эквиваленте нечетных множеств.

Пусть и х - (конечное или счетное) - универсум; V ) - некоторая система его подмножеств, называемых элементарными, таких что , и и, все 0 конечны.

X,Y и обобщенно равны, если ((nYI. X обобщенно включает Y, если Vote V: Unxl i 4 М n Y I. Тогда .множество пар X

, N П X I. i о п X I ( задает класс множеств, обобщенно равных множеству X. Множеству X соответствует определенная на V функция Мх(о() |о(ПХ1. Нормированная по Ы1, она может рассматриваться как функция совместимости ((d) Мх(о()/1(() нечеткого множества , где s - символ нечетного включения (множество X пар о(, (oiriXI есть обобщенное описание множества X или просто обобщенное множество). Если во всех парах заменить Мх(с/) | в( П X I на (лс(с/) 1 o(rv XI/ lc(( , т X превратится в нечеткое множество /о(, PxW).

Такое построение нечетного множества сводит, само это понятие (нечеткое множество) к некоторой структуре обычных множеств, что позволяет и логическую обработку нечетких (многозначных) логических переменных свести к обработке соответствующих структур двоичных переменных.

Основными логическими операциями над нечеткими переменными являются определение максимума (нечеткая, или многозначная дизъюнк1щя), минимума (нечеткая или многозначная конъюнкция), дополнение (до единицы или другого максимального значения, принимаемого переменной, - нечеткая или многозначная инверсия).

Любая логическая переменная (многозначная или двоичная) является предикатом принадлежности некоторому

0

5

0

5

0

5

0

5

0

5

множеству, т.е. выражением вида Элемент х принадлежит (не принадлежит) множеству X, причем если X - обычное множество, это выражение мо-. жет быть истинным или ложным, а если X - нечеткое множество, степень истинности этого выражения может меняться от О до 1.

Нечеткое множество строится с помощью обычных множеств o(SV, это дает возможность заменить многозначную логическую переменную (выражение Элемент о принадлежит нечеткому множеству х) множеством двоичных логических переменных (множеством выражений Элемент х принадлежит множеству of и множеству Х) , причем общее количество двоичных переменных равно 1а(1 , а количество истинных - величине Мх(о(). При этом, поскольку при нечетком или обобщенном описании важно лишь количество истинных и ложных значений переменных можно задавать этим переменным истинные значения произвольным образом, сохраняя лишь их количество, т.е. нечеткая обработка множества двоичных переменных включает их обезличивание.Ниже приведены этапы такой обработки, где для обезличи-г ванне двоичных переменных выполняется упорядочение их истинных значений путем сдвига всех единиц в одну, а всех нулей - в другую сторону.

1.Заменить нечеткую (многознач-у ную) логическую переменную вектором двоичных логических переменных с количеством компонент, на единицу меньшим количества различных значений, принимаемых многозначной переменной.

2.Согласно степени истинности многозначной логической переменной присвоить соответствующим разрядам вектора единичное значение.

3.Нечеткие дизъюнкция и конъюнкция заменяются поразрядными дизъюнкцией и конъюнкцией построенных векторов. Нечеткое отрицание заменяется поразрядным отрицанием с последующим упорядочением результирующего вектора, которое состоит в сдвиге единичных разрядов в крайние правые, а нулей - в левые позиции (поскольку перечисленные операции составляют функциональный полньш базис, все прочие логические операции над нечеткими (многозначными) переменными сводятся к последовательному применению перечисленных).

А. Значение результирующей нечеткой (многозначной) переменной равно количеству единиц в результирующем двоичном векторе.

Любая логическая информация (т.е любые булевы векторы) может быть подвергнута нечеткой обработке. Поскольку при этом важна лишь количественная характеристика этой информации (количество истинных и ложных значений в соответствующих булевых векторах), то можно заменить исходные векторы любыми другими с тем же количеством истинных и ложных значений (сдвигом всех единиц в одну, а всех нулей - в другую сторону). Полученные в результате векторы, обобщенно равные исходным, подвергаются логической обработке, причем если на каком-либо шаге упорядоченность истинных и ложных значений компонент обрабатываемых векторов нарушается, ее необходимо восстановить (сдвигом всех единиц в одну, а всех нулей - в другую сторону).

Результатом такой нечеткой обработки булевых векторов является вектор с соответствующим количеством единиц и нулей. При различных способах упорядочения истинных и ложных значений в исходных векторах (и про- межуточнызс) результирующие векторы имеют также различное распределение единиц и нулей, однако количество их (как раз и являющееся результатом нечеткой обработки) будет одним и ; тем-же, т.е. эти результирующие векторы будут обобщенно равными.

Таким образом, обеспечивается Ьбработка как исходной нечеткой (многозначной) логической информации, так и четкой информации, представленной булевыми векторами.

I .

Рассмотрим в качестве примера выполнение нечетких дизъншкции конъюнкции и отрицания над восьмеричными переменными А и В, представленными трехраэрядными двоичными числами. Пусть А 4 ЮОг, В 6 110.

AVB maxCA,B)B 6 110j;

АЛВ min(A,B)A 4 tOOi; ; 7-А 3 01Ц. Дредставим переменные А и В булевыми векторами с соответствукицим количест вом истинных и ложных значений:

А - (0001111);

В - (0111111)

Поразрядная дизъюнкция этих векторов совпадает с вектором В, щим большее количество истинных значений. Поразрядная конъюнкция совпадает с вектором А: (0001111) V (0111111) (OIIIIII)-rB

0 i

(0001111) л (0111111) (OOOIIID-A

А.

Поразрядная инверсия вектора А дает 1(0001111) (1110000). В этом

5 векторе нарушено первоначальное упорядочение истинных и ложных значений, однако количество единиц равно тем. Чтобы результирующий вектор мог быть подвергнут дальнейшей обработ0 ке, а также для правильного его декодирования, он должен быть заново упорядочен

(1110000) - (0000111). Упорядочение сводится к транспор5 тированию полученной информации.

На фиг. 1 представлена функциональная схема устройства для обработки нечеткой логической информации, на фиг. 2 - схема дешифраторов кода;

0 на фиг. 3 - схема шифратора кода; на фиг. 4 - схема сдвигателя.

Устройство для обработки нечеткой логической информации (фиг. 1) содержит первый информациокньгй вход.1 устройства, второй информацнонш вход 2 устройства, выход 3 устройства, первый настроечный вход 4 устройства, второй настроечный вход 5 устройства, дешифраторы 6 ja 7 кода,

5

блок 8 поразрядных логических операций, регистр 9, сдвигатель tO, шифратор 11 кода, третий настроечнь вход 12 устройства.

Дешифраторы кода (фиг. 2) содержат дешифратор 13 и группу элементов ИЖ 14.1-14.п.

Шифратор кода (фиг. Э) содержит шифратор 15, группу элементов ИЛИ 16.1-16.П и группу элементов ЗАПРЕТ 17,1-17.п+1.

Сдвигатель 10 (фиг. 4) содержит элементы ЗАПРЕТ 18.1-18.п, И 19И- 19.п, элементы ИЛИ 20.1-20.п.

Устройство для обработки логичес- кой информации работает следующим; образом.

Значения нечетких (многозначных) огических переменных в виде двоичных чисел (целых без знака) подаются на первый и второй информагщонные входы 1 и 2 устройства. Дешифраторы 6 и 7 кода преобразуют входной дво- ичньй код в унитарный (количество единиц равно значению кода на входе дешифратора, причем все единицы занимают правые, а все нули - левые позиции). Блок 8 поразрядньк логических операций в зависимости от кода операций на первом настроечном входе 4 устройства реализует поразрядные логические функции (дизъюнкцию, конъюнкцию, отрицание, передачу кода) над соответствующими разрядами кодов, полученный результат запи- сьюается в регистр 9, Сдвигатель 10 под управлением третьего настроечного входа 12 устройства выполняет сдвиг единиц ёправо. Шифратор 11 кода преобразует унитарньй код на выходах регистра 9 в двоичный код. Код на выходе 3 устройства является значением нечеткой логической переменной - результата логической обработки нечетких (многозначных) перемен- ных.

I Пусть, например, первый или второй информационные входы 1 и 2 устройства четырехразрядные, следовательно j нечеткие логические перемен- ные принимают значения от О до 15. Пусть на первБ1й информационньй вход 1 поступает код 1010 (число десять) а на второй вход 2 - код OHO/t (число шесть), над которыми необходимо вьшолщ1ть многозначную логическую операцию,

С 1 (АЛВ),

где , В 6, С- результат операции:

С 15 - min(AB) 9,

Дешифраторы 6 и 7 кода имеют по 15 выходов, на выходе дешифратора 6 кода образуется код с десятью единицами (справа) и пятью нулями (слева), на выходе дешифратора 7 кода - код с шестью единицами (справа) и девятью нулями (слева).

На .первый настроечный вход 4 устройства поступает вход выбора поразрядной конъюнкции, в результате которой на выходе блока 8 поразрядных логических операций образуется кбд с шестью единицами (справа) и девятью нулями (слева), зaпиcывae ый в регистр 9. Поскольку этот код не имеет нулей, расположенных правее еди- ниц,на третий на строечньй вход 1.12

5

0

5

0

5

0

5

0

5

устройства подается сигнал, обеспечи- ;вающий передачу кода через сдвигатель .10 без изменений, а на первый вход 4 устройства подается код выбора операции поразрядной инверсии входа С, в результате чего на входе блока 8 поразрядных логических операций образуется код с девятью единицами (слева) и шестью нулями (справа), записываемый в регистр 9. Этот код имеет нули правее единиц, следовательно, его надо .сдвинуть на шесть разрядов вправо. Это выполняется сдвигателем- 10, которьй меняет местами левые и правые разряды кода при подаче соответствующего сигнала на третий настроечный вход 12 устройства. На первый настроечный вход 4 подается сигнал, обеспечивающий передачу кода через блок 8 поразрядных логических операций с входа С без изменений. Этот код (теперь уже правильно упорядоченный) снова записывается в регистр 9. Теперь на входы пшфратора 11 кода поступает код с девятью единицами справа,, преобразу- емьй им в число lOOIj (девять), которое и является результатом Логической обработки многозначных переменных.

Формула изобретения

1. Устройство для обработки логической информации, содержащее блок поразрядных логических операций и регистр, причем информационные входы регистра соединены с выходами блока поразрядных логических операций, настроечный вход которого соединен с первым настроечным входом устройства, второй настроечный вход устройства соединен с управляющим входом регистра, отличающееся , что, с целью расширения функ- циональнь&с возможностей за счет обработки нечеткой логической информации, оно содержит два дешнфратдра кода, сдвигатель и шифратор кода, причем первый информационный вход устройства соединен с входом первого дешифратора кода, выход которого соединен с первым информационным входом блока поразрядных логических операций, выход которого соединен с информационным входом регистра, выход которого соединен с входами шифратора кода и информационными входа7

ми сдвигателя, выход которого соединен с вторым информационным входом блока поразрядных логических операций, второй информационный вход устройства соединен с входом второго дешифратора кода, выход которого соединен с третьим информационным входом блока поразрядных логических операций, третий настроечный вход устройства соединен с управляющим входом сдвигателя, выход шифратора кода является вьтодом устройства.

2.Устройство по п. 1, о т ц и - чающееся тем, что дешифратор кода содержит i-входовой дешифратор, i - количество обрабатьшаемых разрядов, и (п-1) элемент ИЛИ, п 2 причем вход дешифратора кода соединен с .входами дешифратора, первый вход (j-1)-ro элемента ИЛИ соединен

с J-M выходом дешифратора, j 1,п, второй вход (п-1)-го элемента ИЖ соединен с шиной логического нуля, выход (j-1)-ro элемента ИЛИ соединен с вторым входом ()-ro элемента ИЛИ и с выходом дешифратора кода.

3,Устройство по п. 1, отличающееся тем, что шифратор кода содержит (п-1) элемент ИЛИ, п элементов ЗАПРЕТ, шифратор, причем

456168

первые входы элементов ИЛИ и первые входы (j-1)-ro элемента ЗАПРЕТ соединены с входами шифратора кода, первый вход п-го элемента ЗАПРЕТ соединен с шиной логической единицы, вторые входы первого элемента ИЛИ и первого элемента ЗАПРЕТ соединены с шиной логического нуля, вторые

1Q входы К-го элемента ЗАПРЕТ и К-го элемента ИЛИ соединены с выходом (К-1)-го элемента ИЛИ, К 2, п-1, выходы элементов ЗАПРЕТ соединены с входом шифратора, выход которого

15 является выходом шифратора кода.

4.Устройство по п. 1, о т и- чающееся тем, что .сдвигатель содержит (п-1) элемент ЗАПРЕТ,(п-1) элемент И и (п-1) элемент ИЛИ, при20 чем первые входы элементов И и первые входы элементов ЗАПРЕТ соединены с управляющим входом сдвигателя, выходы элементов ЗАПРЕТ соединены с первыми входами элементов ИЛИ,

25 вторые входы которых соединены с выходами элементов И, вторые входы которых соединены с входом сдвигателя, вторые входы j-ro элемента ЗАПРЕТ соединены с (n-j)-M входом сдвига30 теля, выходы элементов ИЛИ являются выходом сдвигателя.

Изобретение относится к вычислительной технике и может быть использовано для обработки нечеткой логической информации. Целью изобретения является, расширение функгрюнальных возможностей устройства за счет обработки нечеткой логической информации. Устройство для обработки нечеткой логической информации содержит информационные входы 1 и 2 устройства, выход 3 устройства, первый настроечный вход 4 устройства, второй настроечный вход 5 устройства, дешифраторы 6 и 7 кода, блок 8 поразрядных логических операций, регистр 9, сдви гатель 10, шифратор 11 кода, третий настроечный вход 12 устройства. На ; информационные входы ус ;оройстзз подаются значения неч.е гк1-1Х логических переменных, дешифраторы преобразуют полученную информацию в унитарный : код, блок поразрядных логических опе- реализует поразрядные логические функции, получанный .результат преобразуется на шифраторе в двоичный код, который является результатом логической обработки нечетт.шх переменных. 3 з.п. ф-лы, 4 ил. I

1(2)

Фи9.2

li2.3

Редактор АоВорович

Составитель В.Сорокин

Техред л.Олийнык Корректор М.Максимишинец

Заказ 6748/53

Тираж 704

ВНИИЖ Государственного комитета по изобретениям и открытиям при ПШТ СССР 113035s Москва, Ж -35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Подписное