Устройство для вычитания Советский патент 1991 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и может быть использовано в устройствах распознавания образцов, поиска информации и в системах принятия решений в нечетких условиях.

Цель изобретения - расширение функциональных возможностей устройства за счет осуществления операций конъюнкции, дизъюнкции, штрих Шеффера, стрелки Пирса и вычисления разности нечетких переменных.

На фиг.1 приведена функциональная схема устройства для вычитания; на фиг.2 - функциональная схема коммутатора.

Устройство для вычитания содержит регистры 1 и 2 сдвига, коммутаторы

3 и 4, группу 5 элементов И, группу 6 элементов ИЛИ, элемент ЗАПРЕТ 7, элемент И 8, элемент ИЛИ 9, элемент ЗАПРЕТ 10, элемент И 11, элемент ИЛИ 12, входы 13 и 14 операндов, управляющие входы 15 и 16, тактовый вход 17, вход 18 управления режимом работы устройства, вход 19 записи, первую 20 и вторую 21 группы выходов.

Каждый коммутатор 3 и 4 содержит элементы И-ИЛИ 22 с выходами 23.

Устройство предназначено для вычисления модуля разности R, где R (А - В|, степени С нечетного равенства (эквивалентности) двух чисел А и В, где C (A-B|,a также вычисления результата операций: разность, конъюнкция, штрих Шеффера,

о

СП

00

со

стрелка Пирса, дизъюнкция, отрицание в нечеткой логике с ограниченными операциями, где разность N нечетких переменных А и В вычисляется по фор- муле N гаах(0, А-В) „ результат К вычисляется по формуле К max СО A-(1-B)J, штрих Шеффера S вычисляется по формуле S 1-К, результат Р операции стрелка Пирса вычисляется по формуле Р max (О, (1-А)-В), результат D дизъюнкции - по формуле D 1 - Р, отрицание А 1-А,

Устройство работает следующим образом.

Значения переменных А и В в унитарном коде поступают на информационные входы 13 и 14 соответственно первого и второго коммутаторов, а затем по сигналу записи передаются из коммутаторов в регистры сдвига либо без изменения, либо в виде отрицания (в зависимости от вида операции) , . После этого осуществляется одновременный сдвиг содержимого обоих регистров в сторону младших разрядов. Сигналом окончания сдвига в регистрах и формирования результата операции на выходах устройства является появление единицы в младшем разряде любого из регистров. При этом в режиме выполнения операции R JA - BJ результат операции подается на выходы устройства либо из первого регистра, либо из второго, а в режиме получения ограниченной разности N max (О, А-В) результат операции подается на выходы устройства только из первого регистра. Признаком управления режимом работы устройства является сигнал YJ, а сигна- лы Yg,, Y- управляют выдачей информации соответственно через первый и второй коммутаторы либо без изменения, либо в инверсном виде (э виде отрицания).

Так,при вычислении результатов

I1

операций К |А-В|иС 1-К управляющие сигналы следующие: Y,1; Y2 Y3 1 По сигналУ с входа 19 устройства значения А и В с выходов ком мутаторов 3 и 4 записываются соответственно в регистры 1 и 2. После этого на тактовый вход 1 7 устройства поступают тактовые импульсы,которые через откры- тый элемент ЗАПРЕТ 7 проходят на входы управления сдвигом регистров 1 и 2. Содержимое регистров синхронно сдвигается в сторону младших разрядов до

5

0

5

0

5

0

5

0

5

тех пор, пока в младшем разряде любого из регистров не появится единица. Если , то при сдвиге в регистрах унитарных кодов этих чисел единица раньше появится в младшем разряде второго регистра, а в регистре 1 формируется унитарный код числа JA-B|. При этом элемент ЗАПРЕТ 7 запирается единичным сигналом с вы- хода элемента ИЛИ 9. Элемент И 8 за- рерт нулевым сигналом с выхода младшего разряда регистра 1. Единичный сигнал с выхода младшего разряда регистра 2 проходит через открытый сигналом Y 1 элемент И 11 и, проходя через элемент ИЛИ 12, открывает (2j- 1)-е элементы И 5, где j 1,...,m, и далее через элементы ИЛИ 6 на выходе 20 устройства. На этих выходах образуется унитарный код модуля разности R (А-В(. Поскольку A,BefO,l}, то на симметрично расположенных выходах 21 (- образуется унитарный код величины С 1-R, т.е. код степени нечетного равенства.

Если А.В, то при сдвиге в регистрах 1 и 2 единица появляется раньше в младшем разряде регистра 1. Сдвиг в регистрах прекращается, так как на выходе элемента ИЛИ 9 появляется единичный сигнал, который закрывает элемент ЗАПРЕТ 7. Единичный сигнал с выхода младшего разряда регистра 1 проходит через открытый сигналом Y, 1 элемент И 8 и, поступив на входы 2j-x элементов И 5, открывает их для прохождения содержимого регистра 2, где сформирован унитарный код числа R В-А |А-В|, через элементы ИЛИ 6 на выходы 20 и 21 уст- .ройства, обусловив формирование на . этих выходах унитарных кодов соответственно чисел R |А-В| и С 1-R.

Если , то при сдвиге в регистрах 1 и 2 единица появляется одновременно в младших разрядах обоих регистров. При этом единичный сигнал с выхода элемента И 8 открывает все .элементы И 5, а единичный сигнал с выхода элемента И 11, проходя через элемент ИЛИ 12, открывает все элементы И 5/2 л. В результате содержимое обоих регистров, т.е. разряды унитарных кодов числа 0, поступают на входы соответсвующих элементов ИЛИ 5- и затем на выходы 20 и 21 устройства, обусловив на этих выходах формирование унитарных кодов соответственно

чисел R |A-B| 0 и С 1 - R 1,

Для вычисления отрицания А 1-А в регистр 1 следует загрузить величину А, а в регистр 2 - величину В 0 (т.е. установить в единицу младший разряд регистра 2). Работа устройства при этом аналогична описанному случаю формирования значений R |А-В| и С 1-R, когда . Унитарный код значения А 1-А формируется на выходах за один такт.

В режиме вычисления результата операции Ограниченная разность N max (О, А-В) управляющие сигналы следующие: Y, 0; Y2 1 ; Y3 1 .

Сигнал Yj 0 закрывает элементы .И 8 и 11 и открывает элемент ЗАПРЕТ

штрих Шеффера S 1-К набор управляющих сигналов следующий: Y, 0; Y 1; Y, 0. В этом случае в регистр 1 записывается унитарный код числа А, а в регистр 2 - код числа в 1-В. Устройство работает как при вычислении операции N. Результат операции конъюнкции К формируется на выходах 20j а операции штрих Шеффера S 1-К - на выходах 21 устройства

Формула изобретения

Устройство для вычитания, содержащее первый и второй регистры сдвига, группу из 2т элементов И, где га - разрядность операндов, группу из

Изобретение относится к вычисли- тельной технике и может быть использовано в устройствах распознавания , образов поиска информации и в системах принятия решений в нечетких условиях. Целью изобретения является расширение функциональных возможностей устройства за счет осуществления операций конъюнкции, дизъюнкции, штрих Чеффера, стрелки Пирса и вычисления разности нечетких переменных. Цель достигается введением в устройство, содержащее первый и второй регистры сдвига, группу элементов И, группу элементов ИЛИ и элемент И, второго элемента И, двух элементов ЗАПРЕТ, двух элементов ИЛИ, двух коммутаторов и новых связей. Это дает возможность реализовать на устройстве кроме операций вычисления модуля разности, степени нечетного равенства и отрицания,также вышеуказанные операции в нечеткой логике над операндами, представленными в унитарном коде. 2 ил. (/

10. По сигналу записи с входа 19 уни- 20 m элементов ИЛИ, первый элемент И,

тарные коды чисел А и В с выходов коммутаторов 3 и 4 записываются соответственно в регистры 1 и 2. Тактовые импульсы, проходя через открытый элемент ЗАПРЕТ 7 с входа 17 устройства на входы сдвига регистров 1 и 2, обуславливают синхронный сдвиг содержимого этих регистров. Признаком окончания сдвига и формирования в регистре 1 унитарного кода числа N появляется единица в младшем разряде любого из регистров. При этом единичный сигнал с выхода элемента ИЛИ 9 закрывает элемент ЗАПРЕТ 7 и,поступая через открытый сигналом Y/ 0 элемент ЗАПРЕТ 10 и через элемент ИЛИ 11 на входы всех элементов И , открывает их для прохождения содержимого разрядов регистра 1 через элементы ИЛИ 8 на выходы 20 устройства.

Вычисление- результата операции стрелка Пирса Р max (О, А-В) осуществляется в устройстве аналогично вычислению операции ограниченная разность N. Различие состоит лишь в том, что в регистр 1 подается унитарный код не числа А, как при вычислении N, а код числа А 1 - А, который формируется на выходе коммутатора 3 под действием управляющего сигнала Y2 0„ Таким образом, набор управляющих сигналов при вычислении результатов операции Р и операции D 1-Р:

t

0; Y,

0; Y3 1.

Унитарный

код числа Р формируется на выходах 20, а числа D 1 - Р - на выходах 21 устройства.

При вычислении результатов операций конъюнкции К max (О, А-В) и

0

5

причем выходы j-ro разряда первого и второго регистров сдвига, где j 1,...,m, соединены с первыми входами соответственно (2j-1)-го и 5 2j-ro элементов И группы, выходы ко- торьк соединены соответственно с первым и вторым входами j-ro элемента ИЛИ группы, выход которого является j-м выходом первой группы выходов устройства и (m-j+O-м выходом второй группы выходов устройства, о т- л и чающееся тем, что, с целью расширения функциональных возможностей устройства за счет осуществления операций конъюнкции, дизъюнкции, штрих Шеффера, стрелки Пирса и вьмнсления разности нечетких переменных, оно дополнительно содержит второй элемент И, два элемента ЗАПРЕТ, два элемента ИЛИ и два коммутатора, причем выход первого элемента И подключен к второму входу каждого 2j-ro элемента И группы, первый вход первого элемента И соединен с выходом младшего разряда первого регистра сдвига и с первым входом первого элемента ИЛИ, второй вход первого элемента И соединен с входом управления режимом работы устройства, с первым входом второго элемента И и инверсным входом первого элемента ЗАПРЕТ, выход младшего разряда второго регистра сдвига подключен к вторым входам второго элемента И и первого элемента ИЛИ, выход первого элемента ИЛИ подключен к прямому входу первого и к инверсному входу второго элементов ЗАПРЕТ, прямой вход второго элемента ЗАПРЕТ является тактовым

0

5

0

5

входом устройства, а выход соединен с входами управления сдвигом первого и второго регистров сдвига, выход первого элемента ЗАПРЕТ и выход второго элемента И подключены соответст-i аенно к первому и второму входам второго элемента ИЛИ выход которого подключен к второму входу каждого (2j-1)-ro элемента И группы, информационные входы первого и второго регистров сдвига соединены с выхо13

фиг.1

дами соответственно первого и второго коммутаторов, входы которых являются соответственно входами первого и второго операндов устройства, входы управления записью регистров сдвига соединены с входом записи устройства, управляющие входы первого и второго коммутаторов соединены соответственно с первым и вторым управляющими входами устройства.