Устройство для обработки нечеткой информации Советский патент 1991 года по МПК G06F7/50 G06F7/00 

Изобретение относится к вычислительной технике и технической кибернетике и может быть использовано в специализированных процессорах для обработки нечеткой информации, а также при построении технических средств моделирования рассуждений и автоматизации принятия решений в нечетких условиях.

Целью изобретения является расширение класса решаемых задач за счет вычисления функций нечеткой логики с операциями импликации, импликации коньюнкции, дизъюнкции, отрицания, штрих Шеффера, стрелка Пирса.

На чертеже представлена блок-схема устройства.

Устройство состоит из двух сдвиге-. вых регистров 1 и 2, коммутаторов 3,

и 4, группы элементов И 5, элемента И 6, элемента ИЛИ 7, коммутатора 8, причем каждый из коммутаторов 3,4 и 8 содержит элементы И - ИЛИ 9, устг ройство имеет входы 10 первого и 11 вчлрого операндов, тактовый вход 12, вход 13 пуска, входы 14-16 настройки, выходы 17 разрядов результата.

Регистры 1 и 2 служат для приема, сдвига и хранения унитарных кодов чисел, поданных с коммутаторов 3 и 4 соответственно. Коммутаторы 3,4 и 8 служат для прямой или инверсной переда- чи на свои выходы унитарных кодов, чисел, поданных на информационные входы. В результате инверсной передачи на выходе коммутатора формируется отрицание числа А, поданного на его информационный вход.

а

ее к

сг к

316

Алгоритм работы устройства следующий.

Значения переменных А и В, поданные на информационные входы соответственно первого и второго коммутаторов, затем из коммутаторов передаются (в зависимости от вида операции) либо без изменения, либо в преобразованном виде (в виде отрицания) соответственно в первый и второй сдвиговые регистры. После этого осуществляется одновременный сдвиг содержимого обоих регистров. В первом регистре содержи- мое сдвигается в сторону старших разрядов, а во втором - в сторону младших. Сигналом окончания сдвига и формирования ограниченной суммы чисел, записанных в регистрах, будет наличие единицы либо в старшем разряде перво- го регистра, либо в младшем разряде второго регистра. По этому же сигналу содержимое первого регистра передается на третий коммутатор, который опят лее в зависимости от вида операции ли- бо передает число из первого регистра в неизменном виде на выходы устройства, либо формирует отрицание полученного числа и передает его на выход. Каждый i-й из трех коммутаторов по yn

равняющему сигналу yj 1, где ,3, передает число с информационных входо на выходы без изменений, а по сигна

35

лу у. передает на выходы отрицание числа, поданного на информационные входы.

Таким образом, признаком, определяющим получение результата той или иной из выполняемых устройством логи-

ческих операций над переменными А и В,,л

40

будет набор значений управляющих сиг- чалов (У{, УЗ. 9 y-j) на управляющих входах трех коммутаторов. Соответствие между выполняемой операцией и набором значений управляющих сигналов у,,, Д5 (,2,...,т, где т - старший разряд

у, УЗ показано в таблице.

Простота алгоритма выполнения указанных операций свидетельствует о преимуществе унитарного кода перед двоичным в данном случае.

Устройство работает следующим образом.

На входы 10 и 11 коммутаторQB 3. и 4 подаются унитарные т-разрядные коды значений переменных соответственно Аи В, По сигналу с входа 13 устройства значения с выходов коммутаторов 3 и 4 записываются соответственно в регистры 1 и 2. На вход 12

Устройство для обработки нечеткой информации, содержащее первый и второй сдвиговые регистры, группу элементов И и элемент ИЛИ, причем выходы разрядов первого сдвигового регистра соединены с первыми входами соответст вующих элементов И группы, отличающееся тем, что, с целью расширения класса решаемых задач за счет вычисления функций нечеткой логики с операциями импликации, имплика ции конъюнкции, дизъюнкции, отрицания штрих Шеффера, стрелка Пирса, в него введены три коммутатора и элемент И, причем входы первого и второго операндов устройства соединены с информационными входами соответственно пер вого и второго коммутаторов, выходы которых соединены с информационными входами соответственно первого и вто рого сдвиговых регистров, выход 1-го разряда первого сдвигового регистра . ,ш,

50

55

входных операндов) соединен с первым входом «-го элемента И группы, выход которого соединен с первым входом 1-го элемента И группы, выход которого соединен с информационным входом 1-го разряда третьего коммутатора, выход m-го разряда первого сдвигового регистра соединен с первым входом элемента ИЛИ, второй вход которого с единен с выходом первого разряда второго сдвигового регистра, выход элемента ИЛИ соединен с вторыми входами элементов И группы и инверсным входом элемента И, прямой вход которого сое

устроиства поступают тактовые импульсы, которые через элемент И 6 проходят на входы управления сдвигом регистров 1 и 2. Содержимое регистра 1 сдвигается в сторону старших разрядов, а содержимое регистра 2 - в сторону младших разрадов до тех пор, пока либо в старшем разряде регистра 1, либо в младшем регистра 2 не появится единица. Как только это произойдет, на выходе элемента ИЛИ 7 появляется единичный сигнал, который закрывает элемент И 6 для прохождения тактовых импульсов на входы управления сдвигом регистров и одновременно открывает элементы группы И 5 для передачи содержимого регистра 1 на информационные входы коммутатора 8.

Формула изобретения

(,2,...,т, где т - старший разряд

Устройство для обработки нечеткой информации, содержащее первый и второй сдвиговые регистры, группу элементов И и элемент ИЛИ, причем выходы разрядов первого сдвигового регистра соединены с первыми входами соответствующих элементов И группы, отличающееся тем, что, с целью расширения класса решаемых задач за счет вычисления функций нечеткой логики с операциями импликации, импликации конъюнкции, дизъюнкции, отрицания, штрих Шеффера, стрелка Пирса, в него введены три коммутатора и элемент И, причем входы первого и второго операндов устройства соединены с информационными входами соответственно первого и второго коммутаторов, выходы которых соединены с информационными входами соответственно первого и второго сдвиговых регистров, выход 1-го разряда первого сдвигового регистра . ,ш,

входных операндов) соединен с первым входом «-го элемента И группы, выход которого соединен с первым входом 1-го элемента И группы, выход которого соединен с информационным входом 1-го разряда третьего коммутатора, выход m-го разряда первого сдвигового регистра соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого разряда второго сдвигового регистра, выход элемента ИЛИ соединен с вторыми входами элементов И группы и инверсным входом элемента И, прямой вход которого соединен с входом тактовых импульсов устройства, вход настройки которого соединен с управляющими входами коммутаторов, выход элемента И соединен с входами сдвига первого и второго сдвиговых регистров, вход разрешения записи которых соединен с входом пуска устройства, выход которого соединен с выходом третьего коммутатора, первый сдвиговый регистр выполнен сдвигающим в сторону старших разрядов, причем каждый коммутатор содержит га элементов 2И-ИЛИ, первый прямой вход

1-го элемента 2И-ИЛИ соединен с информационным входом 1-го разряда коммутатора, второй прямой вход каждого элемента 2И-ИЛИ соединен с.управляющим входом коммутатора, третий прямой вход 1-го элемента 2И-ИЛИ соединен с . информационным входом (m-i+1)-ro разряда коммутатора, управляющий вход которого соединен с инверсным входом элемента 2И-ИЛИ, выходы элементов 2И- ИДИ соединены с выходами соответствующих разрядов коммутатора.

Изобретение относится к вычислительной технике и технической кибернетике и может быть использовано в спецпроцессорах для обработки нечеткой информации, а также при построении технических средств моделирования рассуждений и автоматизации принятия решений в нечетких условиях. Целью .изобретения является расширение области применения путем обеспечения возможности вычисления результата операций нечеткой логики с ограниченными операциями и сокращение числа информационных выходов устройства. Устройство содержит два сдвиговых регистра, три коммутатора, группу элементов И, элемент И, элемент ИЛИ. Поставленная цель достигается благодаря применению унитарного кода и коммутаторов, обеспечивающих выдачу прямого а или инверсного нечетного значения S переменной. 1 ил., 1 табл. С/

Операция

Г

Формула

15

/3