Устройство для контроля операций ввода-вывода Советский патент 1991 года по МПК G06F11/34 

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предъявляются повышенные требования к достоверности получаемых результатов вычислений.

Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд.

На фиг. 1 изображена функциональная схема устройства для контроля операций ввода-вывода; на фиг. 2 - функциональная схема блока обнаружения отказа; на фиг 3 - функциональная схема узла счета этого блока.

Устройство (фиг. 1) содержит регистры 1 и 2 адреса, регистры 3 и 4 данных, блок 5 сравнения, группу 6 блоков сравнения, модуль (А) маскирования, состоящий из блока 7 памяти масок, группы 8 элементов ИЛИ и группы 9 элементов запрета, элемент И 10,

элементы ИЛИ 11 и 12, блок 13 обнаружения отказа, триггер 14 отсутствия сбоев, триггер 15 сбоев, триггер 1 б отказов и имеет вход 17 подтверждения, первый 18 и второй 19 информационные входы, группу 20 синхронизирующих входов, маскирующий вход 21, вход 22 записи-чтения масок, вход 23 кода условия, вход 24 записи, тактовый вход 25, вход 26 начальной установки, выход 27 разрешения, выход 28 наличия сбоев, выход 29 отказа, вход 30 установки блока 13, счетный вход 31 блока 13, информационный вход 32 блока 13, вход 33 записи блока 13, тактовый вход 34 блока 13, выход 35 блока 13.

Причем выход сравнения блока 5 сравнения соединен с первым входом элемента И 10, выход которого соединен с единичным входом триггера 14, выход последнего является выходом 27 разрешения устройства. Выход несравнения блока 5 сравнения соединен с первым входом элемента ИЛИ 11, выход которого соединен с нулевым входом

о

00

о

Јь

ел о

триггера 14, единичным входом триггера 15 и счегным входом 31 блока 13. выход 35 которого соединен с единичным входом триггера 16, выход которого является выходом 29 отказа устройства. Информационный вход 32 блока 13 является входом 23 кода условия устройства. Вход 33 записи блока 13 является входом 24 записи устройства. Тактовый вход 34 блока 13 является тактовым входом 25 устройства. Вход 26 начальной установки устройства соединен с нулевым входом триггера 16, вторым входом элемента ИЛИ 12 и входом 30 начальной установки блока 13.

Первый вход элемента ИЛИ 12 является входом 17 подтверждения устройства. Выход элемента ИЛИ 12 соединен с нулевым входом триггера 15. выход которого является выходом 28 наличия сбоев устройства. Информационные входы регистров 1 и 3 соединены с информационным входом 18 устройства. Информационные входы 2 и 4 соединены с информационным входом 19 устройства. Выход регистра 1 соединен с первым информационным входом блока 5 сравнения, второй информационный вход которого соединен с выходом регистра 2 и адресным входом блока 7 памяти модуля А. Информационный вход и вход записи-чтения блока 7 памяти модуля А являются соответственно маскирующим входом 21 и входом 22 записи-чтения масок устройства. Выход N-ro разряда блока 7 памяти соединен с инверсным входом N-ro элемента запрета группы 9 и первым входом N-ro элемента ИЛИ группы 8 модуля А. Второй вход N-ro элемента ИЛИ группы 8 модуля А соединен с выходом сравнения N-ro блока сравнения группы 6 устройства. Выход несравнения N-ro блока сравнения группы 6 устройства соединен с прямым входом N-ro элемента запрета группы 9 модуля А.

Выходы с первого по N-й элементов ИЛИ группы 8 модуля А соединены с входами соответственно с второго по (N+1)-u элемента И 10 устройства. Выходы с первого по N-й элементов запрета группы 9 модуля А соединены с входами соответственно с второго по (N+1)-n элемента ИЛИ 11 устройства. Первый информационный вход N-ro блока сравнения группы 6 соединен с выходом N-ro сегмента слова данных регистра 3 данных. Второй информационный вход N-ro блока сравнения группы 6 соединен с выходом N-ro сегмента слова данных регистра 4 данных. Выходы разрешения блока 5 сравнения и блоков сравнения группы 6 соединены между собой и вместе с входами записи регистров 1-4 образуют группу 20 синхронизирующих входов устройства.

Блок 13 обнаружения отказа (фиг. 2) со держит узел 36 счета, элемент ИЛИ 37, узел 38 счета, счетный вход 39 и имеет установочный 40 и информационный 41 входы, вход

42 записи, выход 43 узла 36 счета, счетный 44 и установочный 45 входы, информационный вход 46, вход 47 записи и выход 48 узла 38 счета. Причем счетный вход 39 узла 36 является тактовым входом 34 блока 13, уста0 новочный вход 40 узла 36 соединен с первым входом элемента ИЛИ 37 и является входом 30 установки блока 13. Информационные входы 41 и 46 соответственно узлов 36 и 38 соединены между собой и являются

5 информационным входом 32 блока 13. входы 42 и 47 записи соответственно узлов 36 и 38 соединены между собой и являются входом 33 записи блока 13. Счетный вход 44 узла 38 является счетным входом 31 блока

0 13, выход 48 узла 38 является выходом 35 блока 13, выход 43 узла 36 соединен с вторым входом элемента ИЛИ 37. выход которого соединен с установочным входом 45 узла 38.

5Узел счета 36 (38) содержит элемент 49

задержки, элемент ИЛИ 50, регистры 51 и 52, счетчик 53, элемент НЕ 54, элемент 55 сравнения, элемент ИЛИ 56 Причем счетный вход счетчика 53 соединен с входом

0 элемента НЕ 54, входом записи первого регистра 51 и является счетным входом 39 (44) узла 36 (38). Первый вход элемента ИЛИ 50, информационный вход и вход записи регистра 52 являются соответственно установоч5 ным входом 40 (45), информационным входом 41 (46) и входом 42 (47) записи узла 36 (38) счета. Выход элемента 49 задержки соединен с вторым входом элемента ИЛИ 50, выход которого соединен с установоч0 ным входом счетчика 53, выход которого соединен с первым информационным входом элемента 55 сравнения. Второй информационный вход элемента 55 соединен с выходом регистра 51, информационный

5 вход которого соединен с выходом регистра 52. Выход элемента НЕ 54 соединен с разрешающим входом элемента 55 сравнения, первый и второй выходы которого соединены соответственно с первым и вторым вхо0 дами элемента ИЛИ 56, выход которого соединен с входом элемента 49 задержки и является выходом 43 (48) узла 36 (38) сравнения.

Устройство работает следующим обрз5 зом.

Предварительно на вход 25 устройства и, соответственно, на вход 34 блока 13 подается последовательность тактовых импульсов, количеством которых в блоке 13 определяется длина временного интервала

Затем по входу 26 устройства сигналом начальной установки производится начальная установка триггера 16. блока 13(по входу 30) и триггера 15(через элемент ИЛИ 12). После этого через вход 23 устройства на входе 32 блока 13 ,отанавливается код условия отказа (который в общем случае включает код числа сбоев и код временного интервала, на котором производится счет количества сбоев). По положительному перепаду напряже- ния на входе 24 устройства и, соответственно, на входе 33 блока 13 этот код загружается в блок 13. Кроме того, в блок 7 памяти модуля А загружаются коды масок, в разрядах которых 1 соответству- ет маскированию сбоя соответствующего сегмента слова данных, а О - отсутствию маскирования.

Загрузка кодов масок происходит следующим образом.

В регистр 2 загружается соответствующий адрес путем подачи кода адреса на вход 19 устройства и затем сигнала записи на вход 20.4 устройства. На вход 21 устройства подается код маски, затем на вход 22 устройства - сигнал записи высокого уровня, по которому в ячейку блока 7 памяти модуля А (с адресом, хранящимся в регистре 2) загружается код маски. На первый информационный вход 18 устройства подаются коды адреса и данные первой ЭВМ, а на второй информационный вход 19 - коды адреса и данных с магистрали адрес-данные второй ЭВМ. В регистр 1 и регистр 3 данных и соответственно в регистр 2 адреса и ре- гистр 4 данных загружаются адреса и данные идентичных циклов обмена по магистрали соответственно первой и второй ЭВМ.-Причем запись адреса и данных первой ЭВМ соответственно в регистры 1 и 3 осуществляется по входам 20.2 и 20.3, а запись адреса и данных второй ЭВМ соответственно в регистры 2 и 4 - по входам 20.4 и 20.5. После чего на вход 20.1 подается сигнал, который по разрешающим входам блока 5 сравнения и блоков сравнения группы 6 разрешает работу последних.

Адрес с выхода регистра 2 поступает на адресный вход блока 7 памяти модуля А, на входе записи-чтения которого присутствует сигнал низкого уровня, определяющий режим чтения блока 7 памяти модуля А, и инициирует появление на выходе последнего соответствующего кода маски. Единичные сигналы разрядов маски с выхода блока 7 памяти модуля А проходят через соответствующие элементы ИЛИ группы 8 модуля А на входы элемента И 10 устройства, открывая последний по соответствующим входам. В то же время единичные сигналы разрядов

маски закрывают соответствующие элемен ты запрета группы 9 модуля А по инверсным входам, предотвращая поступление сигналов, соответствующих сбоям в одноименных сегментах слов данных, с выходов несравнения одноименных блоков сравнения группы 6 (через элемент ИЛИ 11) на соответствующие входы триггеров 14 и 15 и блока 13.

Блок 5 сравнения сравнивает адреса, генерируемые первой и второй ЭВМ, записанные в регистры 1 и 2 соответственно. Блоки сравнения группы 6 сравнивают одноименные (с блоками сравнения группы 6) сегменты идентичных слов данных, генерируемых первой и второй ЭВМ, записанных в регистрах 3 и 4 соответственно.

В случае совпадения адресов и слов данных идентичных циклов обмена, генерируемых первой и второй ЭВМ, на выходах сравнения блока 5 сравнения и блоков сравнения группы 6,появляются сигналы, которые, пройдя через одноименные элементы ИЛИ группы 8 модуля А и элемент И 10, устанавливают триггер 14 отсутствия сбоев в единичное состояние, если триггер 14 был в нулевом состоянии, и подтверждают единичное состояние, если триггер 14 был а единичном состоянии. После этого на выходе 27 устройства появляется сигнал, разрешающий работу обеих ЭВМ.

В случае несовпадения адресов или хотя бы одной пары из незамаскированных сегментов, или и того и другого вместе, генерируемых первой и второй ЭВМ в идентичных циклах обмена, на выходе элемента И 10 устанавливается сигнал низкого уровня.

Сигнал высокого уровня с одного из выходов несравнения либо блока 5 сравнения, либо блоков сравнения группы б, одноименных с незамаскированными сегментами слов данных, хранящихся в регистрах 3 и 4, проходя через элемент ИЛИ 11 устройства (а в случае блоков сравнения группы 6 предварительно проходя через одноименные открытые элементы запрета группы 9 модуля А) сбрасывает триггер 14 отсутствия сбоев в нулевое состояние. Это приводит к исчезновению сигнала на выходе 27 устройства и прекращению работы системы по заданной программе двух контролируемых ЭВМ. Триггер 15 сбоев устанавливается в единич-, ное состояние, а на выходе 28 устройства появляется сигнал, означающий наличие сбоя в системе двух ЭВМ. Этим сигналом с выхода элемента ИЛИ 11 проводится перевод блока 13 обнаружения отказа по входу 31 в очередное состояние, фиксирующее общее количество сбоев в системе. Сигналом

с выходя 28 устройства каждая из двух ЭВМ переводится на программу обработки прерывания по сбою, которая возвращает ЭВМ на то место в рабочей программе, после которого произошел сбой. Перейдя на программу обработки прерывания по сбою, система ЭВМ вырабатывает сигнал подтверждения, который подается на вход 17 и, пройдя через элемент ИЛИ 12, производит сброс в нулевое состояние триггера 15 сбоев.

Возвратившись на место в рабочей программе, предшествовавшее сбою, каждая из двух ЭВМ продолжает работу от цикла к циклу в магистралях адрес-данные ЭВМ. Работа устройства повторяется указанным образом. В том случае, когда общее количество сбоев, фиксируемое блоком 13 обнаружения отказа, превысит заданное в коде условие и хранимое в блоке 13, на выходе 35 последнего появляется сигнал, который устанавливает триггер 16 отказа в единичное состояние. На выходе 29 устройства появляется сигнал, оповещающий систему об отказе контролируемой пары ЭВМ. Этот сигнал может оповещать либо оператора, либо действовать на систему как сигнал прерывания с высоким приоритетом, при появлении которого система должна выйти на соответствующую программу обработки прерывания по отказу.

Выбор маскируемых сегментов может быть осуществлен по следующему принципу. В ЭВМ с традиционной архитектурой нет разделения в адресации команд и данных, т.е. в ячейке с адресом, который выставляется процессором, может храниться как команда, так и данные. Поэтому в таких ЭВМ по шине данных передаются считанные из памяти как команды, так и данные. Идентификация команд и данных определяется тем, что в первом цикле обращения к памяти процессор ЭВМ считывает всегда команду. В последующих циклах данные чередуются с командами. Очередность определяется программой.

Естественно предполагать, что нарушение кода команды изменяет алгоритм работы ЭВМ. В то же время нарушение кода данных может существенным образом изменять алгоритм работы ЭВМ лишь после выполнения определенных операций (например, операций сравнения). Исходя из этого, моячо производить маскирование некоторых сегментов команд. К таким сегментам можно отнести сегменты команд, содержащие данные или части сегментов данных, например младшие разряды данных. Более конкретно маскируемые сегменты определяются форматами команд процессоров ЭВМ.

Устройство позволяет ускорить обработку информации при наличии сбоев в системе, в то же время сохраняя достоверность выполнения алгоритма. Отдельные сбои данных в случае алгоритма управления могут быть сглажены инерционными исполнительными устройствами.

0 Формула изобретения

1. Устройство для контроля операций ввода-вывода, содержащее два регистра адреса, два регистра данных, блок сравнения, элемент И, два элемента ИЛИ, блок обнару5 жения отказов, триггер сбоев, триггер отказов и триггер отсутствия сбоев, причем информационные входы первого регистра адреса и первого регистра данных образуют группу входов устройства для подключения

0 к адресным и информационным выходам первой ЭВМ, информационные входы второго регистра адреса и второго регистра данных образуют группу входов устройства для подключения к адресным и информаци5 онным выходам второй ЭВМ, выходы первого и второго регистров адреса соединены соответственно с первым и вторым информационными входами блока сравнения, выход сравнения которого подключен к

0 первому входу элемента И, выход элемента И соединен с единичным входом триггера отсутствия сбоев, нулевой вход которого подключен к выходу первого элемента ИЛИ, единичному входу триггера сбоев и счетно5 му входу блока обнаружения отказов, выход блока обнаружения отказов соединен с единичным входом триггера отказов, выход которого является выходом устройства для подключения к входу отказа первой и вто0 рой ЭВМ, первый вход второго элемента ИЛИ является входом устройства для подключения к выходам подтверждения первой и второй ЭВМ, а его второй вход соединен с установочным входом блока обнаружения

5 отказа, нулевым входом триггера отказа и является входом устройства для подключения к выходам начальной установки первой и второй ЭВМ, выход второго элемента ИЛИ соединен с нулевым входом триггера сбоев,

0 информационный вход и вход записи блока обнаружения отказов являются входами устройства для подключения соответственно к выходам кода условия и выходам записи кода условия первой и второй ЭВМ, выходы

5 триггера отсутствия сбоев и триггера сбоев являются выходами устройства для подключения соответственно к входам разрешения и наличия сбоев первой и второй ЭВМ, разрешающий вход блока сравнения является входом устройства для подключения к первым синхровыходам первой и второй ЭВМ, выход несравнения блока сравнения соединен с первым входом первого элемента ИЛИ, входы записи первого регистра адреса и первого регистра данных являются входами устройства для подключения соответственно к второму и третьему синхровыходам первой ЭВМ, входы записи второго регистра адреса и второго регистра данных являются входами устройства для подключения соответственно к второму и третьему синхровыходам второй ЭВМ, о т- личающееся тем, что, с целью повышения достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд, в него введены группа из N блоков сравнения и модуль маскирования, адресный вход которого соединен с выходом второго регистра адреса, а информационный вход и вход записи-чтения модуля маскирования являются входами устройства для подключения соответственно к выходу масок и выходу записи-чтения масок первой и второй ЭВМ, первый информационный вход N-ro блока сравнения группы соединен с выходом N-го сегмента слова данных первого регистра данных, второй информационный вход N-ro блока сравнения группы подключен к выходу N-ro сегмента слова данных второго регистра данных, выходы сравнения и несравнения N-ro блока сравнения группы соединены с одноименными входами модуля маскирования, выходы с первого по N-й первой и второй групп которого подключены к входам с второго по (N+1)-u соответственно первого элемента ИЛИ и элемента И, разрешающие входы всех блоков сравнения группы соединены с разрешающим входом блока сравнения, а тактовый вход блока обнаружения отказа

является входом устройства для подключения к тактовым выходам первой и второй ЭВМ.

2.Устройство поп. 1,отличающее- 5 с я тем, что модуль маскирования содержит

блок памяти масок, группу из N элементов ИЛИ, группу из N элементов запрета, причем информационный, адресный вход и вход записи-чтения блока памяти масок яв0 ляются одноименными входами модуля, 1-й разряд выхода блока памяти масок (1 i Ј N) соединен с инверсным входом 1-го элемента запрета группы и первым входом 1-го элемента ИЛИ группы, второй вход 1-го эле5 мента ИЛИ группы является l-м входом сравнения модуля, прямой вход 1-го элемента запрета группы является 1-м входом несравнения модуля, выход 1-го элемента запрета группы является 1-м выходом пер0 вой группы модуля, выход i-ro элемента ИЛИ группы является i-м выходом второй группы модуля.

3.Устройство поп. 1,отличающее- с я тем, что блок обнаружения отказов со5 держит два узла счета и элемент ИЛИ, причем счетный вход первого узла счета является тактовым входом блока, а выход первого узла счета соединен с первым входом элемента ИЛИ, второй вход которого

0 подключен к установочному входу первого узла счета и является установочным входом блока, выход элемента ИЛИ соединен с установочным входом второго узла счета, информационный вход которого вместе с

5 информационным входом первого узла счета образуют одноименный вход блока, входы записи узлов счета объединены между собой и образуют вход записи блока, счетный вход второго узла счета является счет0 ным входом блока, а выход второго узла счета является выходом блока.

39(M)

Ц

;

5J

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предьявляются повышенные требования к достоверности получаемых результатов вычислений. Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд. С этой целью в устройство, содержащее два регистра адреса, два регистра данных, блок сравнения, элемент И. два элемента ИЛИ, блок обнаружения отказов, триггер сбоев, триггер отказов и триггер отсутствия сбоев, введены группа из N блоков сравнения и модуль маскирования. 2 з.п. ф-лы, 3 ил.

WM)

50

w

Л

52

Т

V

51

55

56

W48)

8

Фиг.З