Селектор импульсов по длительности Советский патент 1991 года по МПК H03K5/26 

со

с

Изобретение относится к импульсной технике и может быть использовано в системах обработки информации многоцелевых и специализированных бортовых и наземных РЛС, а также в контрольно-измерительных приборах. Цель изобретения - повышение достоверности селекции в случае пропуска импульсов во входных пачках импульсов - достигается введением второго счетчика 10 импульсов, дешифратора 11, блока 13 определения потери импульсов, второй выходной шины 16 и мультиплексора 6. Устройство также содержит первый формирователь 1 импульсов, регистр 2 памяти, триггер 3, второй формирователь 4 импульсов, блок 5 сравнения кодов, генератор 7 импульсов, первый счетчик 8 импульсов, элемент ИЛИ 9, преобразователь 12 кода во временной интервал, входную шину 14, первую выходную шину 15. 2 ил.

о

OQ СО СО О

ю

Изобретение относится к импульсной технике и может быть использовано в системах обработки информации многоцелевых и специализированных бортовых и наземных РЛС, а также в контрольно-измерительных приборах,

Цель изобретения - повышение достоверности селекции в случае пропуска импульсов во входных пачках импульсов.

На фиг.1 изображена структурная электрическая схема устройства; на фиг.2 - временные диаграммы, поясняющие работу устройства.

Устройство (фиг.1) содержит первый формирователь 1 импульсов, регистр 2 памяти. Вход формирователя 1 соединен с входом установки триггера 3, выход которого соединен с входом второго формирователя 4 импульсов. Устройство также содержит блок 5 сравнения кодов, выход которого соединен с управляющим входом мультиплексора 6, генератор 7 импульсов, выход которого соединен со счетным входом первого счетчика 8 импульсов, а управляющий вход - с входом установки триггера 3 и первым входом элемента ИЛИ 9, выход которого соединен со счетным входом второго счетчика 10 импульсов, выходы которого поразрядно соединены с информационными входами дешифратора 11, выход которого соединен с входом сброса триггера 3 и управляющим входом преобразователя 12 кода во временной интервал. Второй вход элемента ИЛИ 9 соединен с первым выходом блока 13 определения потери импульсов, вход которого соединен с первым входом элемента ИЛИ 9 и входной шиной 14. Выход преобразователя 12 и второй выход блока 13 соединены соответственно с первой и второй выходными шинами 15 и 16. Выход формирователя 1 соединен с входом сброса счетчика 8, выходы которого поразрядно соединены с входами первой группы входов блока 5 и входами первой группы информационных входов мультиплексора 6, входы второй группы информационных входов которого поразрядно соединены с входами второй группы входов блока 5 и также поразрядно с выходами регистра 2, информационные входы которого поразрядно соединены с выходами муль- типлексора 6 и также поразрядно с информационными входами преобразователя 12, а вход сброса - с выходом формирователя 4 и входом сброса счетчика 10.

Устройство работает следующим образом.

На входную шину 14 поступают периодические пачки импульсов различной длительности Причем предполагаемое

количество в контролируемой пачке импульсов (фиг.2,а) априорно известно (равно N) и с учетом этого устанавливают условия срабатывания дешифратора 11. При поступлении на входную шину 14 первого импульса контролируемой пачки триггер 3 срабатывает по переднему фронту. Это приводит к тому, что формирователь 4 срабатывает по переднему фронту входного импульса и на

0 его выходе появляется импульс (фиг.2.в), который поступает на входы сброса регистра 2 памяти и второго счетчика 10 и приводит их в исходное (нулевое) состояние. Длительность импульса формирователя 4 должна

5 быть меньше периода следования импульсов генератора 7 импульсов. С поступлением последующих входных импульсов (с 2-го по N-й) единичное состояние триггера 3 будет подтвержаться, а следовательно, усло0 вий для появления импульсов на выходе формирователя 4 возникать не будет. Формирователь 1 импульсов на каждый входной импульс формирует короткий импульс, обнуляющий первый счетчик 8 (фиг.2.г) и тем

5 самым устанавливающий его в исходное состояние (нулевое) перед измерением длительности каждого входного импульса. Измерение длительности каждого входного импульса осуществляется счетчиком 8, кото0 рый подсчитывает импульсы, заполняющие длительность каждого входного импульса с помощью генератора 7 импульсов (фиг.2,б). Код длительности первого входного импульса с выходов первого счетчика 8 поразрядно

5 поступает на входы первой группы входов блока 5, где сравнивается с кодом, записанным в регистре 2 памяти и поступающим на входы второй группы входов блока 5.

Регистр 2 памяти в исходном состоянии

0 устанавливается в ноль, поэтому блок 5 выдает сигнал о том, что код счетчика 8 больше кода регистра 2 памяти. По этому сигналу код длительности переписывается с выходов счетчика 8 через мультиплексор 6 в ре5 гистр 2 памяти. В дальнейшем сигнал на выходе блока 5 управляет работой мультиплексора 6 так, что после сравнения кодов в регистр 2 памяти переписывается код большей длительности то ли с выхода первого

0 счетчика 8, то ли с выхода регистра 2 памяти. Таким образом, к концу анализа пачки импульсов в регистре 2 памяти в результате сравнения длительностей предшествующего и текущего импульсов оказывается за5 помненным код 1-го импульса максимальной длительности. С поступлением на входную шину 14 последнего из анализируемой пачки N-го импульса срабатывает дешифратор 11 и подключает выход регистра 2 памяти через мультиплексор 6 к информационным

входам преобразователя 12 кода во временной интервал. В результате на шине 15 устройства формируется отселектированный 1-й импульс максимальной длительности (фиг.2,ж).

Сигнал (фиг.2,е) с выхода дешифратора 11 после его срабатывания поступает на вход сброса триггера 3 и устанавливает его в исходное (нулевое) состояние.

Условие срабатывания дешифратора 11 определяется следующим образом.

Дешифратор 11 анализирует код числа входных импульсов, поступающих с входной шины 14 на счетный вход второго счетчика 10 через элемент ИЛИ 9 и срабатывает по срезу N-ro входного импульса (фиг.2,е). Если происходит случайное пропадание К- го импульса или нескольких импульсов, то дешифратор 11 срабатывает только после поступления недостающего количества импульсов из состава следующей пачки импульсов (фиг.2,е, импульс помещен пунктиром). Это приводит к нарушению достоверности информации на выходной шине 15, так как появляется неопределенность к какой пачке относится отселектированный импульс. Чтобы устранить эту неопределенность и зарегистрировать факт пропадания допустимого количества входных импульсов, в устройстве применяют блок 13 определения потери импульсов. В случае потери одного или нескольких импульсов из контролируемой последовательности блок 13 восстанавливает эти импульсы (фиг.2,д), и они поступают с первого выхода блока 13 через элемент ИЛИ 9 на счетный вход второго счетчика 10. обеспечивая тем самым правильное срабатывание дешифратора 11 по окончании N-ro импульса в пачке.

Второй выход блока 13 соединен с второй выходной шиной 16 устройства и предназначен для формирования сигнала регистрации потери импульсов в контролируемой пачке в случае, если число потерянных импульсов превышает доспустимое значение.

Устройство, в отличие от прототипа, позволяет исключить нарушение достоверности анализа, если имеет место случайное

пропадание одного или нескольких импульсов в контролируемой пачке.

Формула изобретения Селектор импульсов по длительности, 5 содержащий входную шину, которая соединена с входом первого формирователя импульсов и с управляющим входом генератора импульсов, выход которого соединен со счетным входом первого счетчика 0 импульсов, выходы которого поразрядно соединены с входами первой группы входов блока сравнения кодов, входы второй группы входов которого поразрядно соединены с выходами регистра памяти, а также триг5 гер, второй формирователь импульсов, элемент ИЛИ и преобразователь кода во временной интервал, выход которого соединен с первой выходной шиной, отличающийся тем, что, с целью повышения

0 достоверности селекции в случае пропуска импульсов во входных пачках импульсов, в него введены пбследовательно соединенные второй счетчик импульсов и дешифратор, блок определения потери импульсов,

5 вторая выходная шина и мультиплексор, управляющий вход которого соединен с выходом блока сравнения кодов, входы первой группы информационных входов - поразрядно с выходами первого счетчика импуль0 сов, входы второй группы информационных входов - поразрядно с выходами регистра памяти, а выходы - поразрядно с информационными входами регистра памяти и также поразрядно с информационными входами

5 преобразователя кода во временной интервал, управляющий вход которого соединен с выходом дешифратора и входом сброса триггера, выход которого соединен с входом второго формирователя импульсов, выход

0 которого соединен с входами сброса регистра памяти и второго счетчика импульсов, счетный вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с входной шиной и входом установки

5 триггера, а второй вход - с первым выходом блока определения потери импульса, вход которого соединен с входной шиной, а второй выход - с второй выходной шиной, причем вход сброса первого счетчика

0 импульсов соединен с выходом первого формирователя импульсов.

V

ИЛ

г i I

,

D

. 2

пп п пп