Резервированный делитель частоты Советский патент 1991 года по МПК H03K21/40 H03K23/00 

Изобретение относится к импульсной технике и может быть использовано при построении хранителей времени повышенной надежности.

Цель изобретения - расширение диапазона скважности выходных импульсов.

На фиг. 1 приведена электрическая структурная схема устройства; на фиг. 2 - электрическая схема выполнения блока контроля; на фиг, 3 - временные диаграммы, поясняющие работу устройства; на фиг. 4 - временные диаграммы,поясняющие работу блока контроля; на фиг. 5 - временные диаграммы, поясняющие работу устройства в режиме самосинхронизации.

Резервированный делитель частоты содержит первый, второй и третий каналы 1-3 деления частоты, каждый из которых содержит счетчик 4 (4 1, 4 2. 4 3) импульсов, элемент 5 (5.1, 5.2, 5.3) совпадения и элемент

ИЛИ 6 (6.1, 6.2, 6.3). Тактовый вход (С-вход) счетчика 4.1 импульсов первого канала 1 деления частоты соединен с первой входной шиной 7, тактовый вход (С-вход) счетчика 4.2 импульсов второго канала 2 деления частоты соединен с второй входной шиной 8, так- товый (С-вход) счетчика 4.3 импульсов третьего канала 3 деления частоты соединен с третьей входной шиной 9. Выход первого мажоритарного элемента 10 соединен с пег вой выходной шиной 13,выход второго мажоритарного элемента 11 соединен с второй выходной шиной 14, выход третьего мажоритарного элемента 12 соединен с третьей выходной шиной 15.

Делитель содержит также первый, второй и третий блоки 16-18 контроля, первый и второй входы каждого из которых подключены соответственно к одноименному входу и выходу соответствующего мажоритарного

О

ю

ю ел

элемента 10, 11 и 12. В каждом из каналов 1,2,3 деления частоты входы сброса (R-вхо- ды) счетчиков 4 импульсов соединены с выходами элементов 5 совпадения, первые и вторые входы которых соединены соответственно с выходами соответствующих блоков 16-18 контроля и с выходами соответствующих элементов ИЛИ 6, первые и вторые входы которых подключены к выходам счетчиков 4 импульсов соседних каналов деления частоты, Выходы счетчиков4 импульсов первого, второго и третьего каналов 1-3 деления частоты соединены с одно- именными входами соответственно первого, второго и третьего мажоритарных элементов 16-18.

Каждый из блоков 16, 17, 18 контроля содержит первый и второй полусумматоры 19,20, элемент21 задержки, элемент совпадения 2И-НЕ 22 и D-триггер 23. Первые входы полусумматоров 19, 20 подключены к первому входу блока контроля, а также к тактовому входу (С-входу) D-триггера 23. Вторые входы полусумматоров 19, 20 подключены к второму входу блока контроля. Установочный вход (S-вход) D-триггера 23 подключен к выходу элемента совпадения 2И-НЕ 22, первый аход которого подключен через элемент 21 задержки к выходу первого полусумматора 19, а второй вход - к выходу второго полусумматора 20. Выход D-триггера 23 подключен к выходу блока контроля, а его D-вход подключен к общей шине. Следует отметить, что в блоке контроля может быть использован и один полусумматор (с соответствующей нагрузочной способностью).

Делитель работает следующим образом.

На шины 7, 8, 9 поступают входные импульсы. С шин 7, 8, 9 входные импульсы поступают на тактовые входы счетчиков 4 первого, второго и третьего каналов 1, 2, 3.„ Под действием входных импульсов счетчики 4.1, 4,2, 4.3 заполняются. При заполнении счетчика на его выходе формируется импульс лог. 1 длительностью tM (фиг. За, б, в). При этом длительность tn импульса, формируемого на выходе счетчика 4, может быть существенно меньше длительности Тп периода их повторения, т.е. Ти « Тп.

С выходов каналов 1, 2, 3 импульсы поступают на соответствующие входы элементов 10-12, В соответствии с мажоритарной функцией элементов 10, 11, 12 при появлении импульсов лог. 1 на входах мажоритарных элементов (фиг. За, б, в) на их выходах появляются импульсы лог. 1 с задержкой гм, определяемой временем прохождения сигнала лог. 1 через

мажоритарный элемент (фиг. Зг, д, е), при этом гм т.н.

С выходов элементов 10, 11, 12 импульсы лог. 1 (фиг. Зг, д, е) поступают на соответствующие выходные шины 13, 14 15 устройства.

С выхода каждого из каналов 1, 2, 3 . импульсы лог. 1 поступают также на первый вход соответствующего блока 16, 17, 18

0 контроля, на второй вход каждого из которых поступают импульсы с выходов соответствующих мажоритарных элементов 10, 11, 12.

В каждом из блоков 16, 17, 18 импульс

5 лог. 1 с выхода соответствующего канала деления частоты поступает на первые входы сумматоров 19,20, на вторые входы которых поступает с задержкой Тм импульс лог. 1 с выхода соответствующего мажоритарного

0 элемента (фиг. 4а, б). (Для наглядности масштаб по оси t на фиг. 4 увеличен по сравнению с фиг. 3). При воздействии импульсов лог. 1 (фиг. 4 а, б), сдвинутых относительно друг друга на время гм, на выходах полусум5 маторов 19, 20 формируются два импульса лог. 1, длительностью тм, отстоящих друг от друга на время ги - м (фиг. 4в, г). Пара сформированных таким образом импульсов с выхода полусумматора 19 поступает на

0 вход элемента 21, где задерживается на время Т3, где тм Т3 t« - тм (фиг. 4д). С выхода элемента 21 задержанные импульсы лог. 1 (фиг. 4д) поступают на первый вх- Д элемента 22, на второй ЕХОД

5 которого поступают импульсы лог. 1 (фиг. 4г) с выхода полусумматора 20. Поскольку совпадения импульсов лог. 1 на входах элемента 22 в этом случае нет (фиг. 4г, д), то на выходе элемента 22 сохраняется лог. 1 (фиг. 4е). Сигнал лог. 1, поступающий на установочный вход D-триггера 23 с выхода элемента 22, не изменяет нулевого состояния D-триггера 23 (фиг. 4ж), периодически подтверждаемого импульсами, поступаю5 щими с первого входа блока контроля канала деления частоты на тактовый вход D-триггера 23.

С выхода D-триггера 23 лог, 0 поступает на выход блока контроля канала деления частоты.

0 Таким образом при нормальной работе устройства с выходов каждого из блоков 16, 17, 18 сигналы с уровнем лог. О (фиг. Зж, з, и) поступают на первые входы элементов 5 соответствующего из каналов деления час5 тоты. При этом на вторые входы элементов 5 поступают импульсы лог. 1 (фиг. Зк, ч, м) с выходов элементов 6. Поскольку на первых входах элементов 5 постоянно лрисутствуют лог. О (фиг. Зж, з, и) то на их выходах сохраняются лог. 1 (фиг. Зн, о, п). С выходов элементов 5.1, 5x2, 5.3 лог. 1 (фиг. Зн, о, п) поступают на R-входы (входы сброса) счетчиков импульсов 4.1, 4.2,4.3, не препятствуя осуществлению в них счета под воздействием входных импульсов, поступающих на их тактовые входы.

В случае сбоя в счетчике одного из каналов, например в счетчике 4.1 канала 1, в момент времена п (фиг. Зг), когда на выходе элемента 10 присутствует сигнал лог. О, счетчик 4.1 продолжает счет импульсов, хотя и ошибочный, в результате чего в момент времени t2 на его выходе формируется ошибочный импульс лог. 1 (фиг. За), который поступает на первый вход элемента 10. При этом на выходе элемента 10, на первый вход которого поступает указанный ошибочный импульс, формируется правильный импульс в момент времени т.з(фиг. Зг) за счет импульсов, поступающих на его второй и третий входы с выходов исправных каналов 2 и 3 (фиг. 36, в). Тем самым осуществляется резервирование сбившегося канала.

Затем осуществляется синхронизация сбившегося канала. Эта синхронизация осуществляется с помощью соответствующего блока контроля канала деления частоты, в частности, в рассматриваемом случае, с помощью блока 16. Работа блока 16 первого канала деления частоты происходит в этом случае следующим образом.

При поступлении в момент времени t2 указанного ошибочного импульса с выхода счетчика 4.1 на первые входы полусумматоров 19, 20 (фиг. 4а) на их выходах формируются импульсы лог. 1 длительностью, равной длительности входного импульса (фиг. 4в, г). Эти импульсы поступают на входы элемента 22, причем импульс с выхода полусумматора 19 - с задержкой т3, где гм тэ т.и - TM, тм ти (фиг. 4д). В результате имеющего место совпадения лог. 1 на входах элемента 22 на выходе элемента 22 формируется импульс лог. О длительностью t 1И - э (фиг. 4е). Импульс лог. О поступает с выхода элемента 22 на установочный вход D-триггера 23 и устанавливает на его выходе уровень лог. 1 (фиг. 4ж). Этот уровень не изменяется и от импульса, поступающего на второй вход блока 16 в момент времени тз (фиг. 46, в, г, д, е, ж). Установленный таким образом уровень лог. 1 на выходе D-триггера будет существовать до тех пор, пока на первый вход блока 16 не поступит следующий импульс лог. 1 с выхода счетчика 4.1, который своим фронтом установит D-григгер в состояние лог 0, т е до момента ц (фиг, 4а, ж).

Сигнал с уровнем лог. 1 (фиг. 4ж, Зж) с выхода блока 16 поступает на первый нход 5 элемента 5.1 сбившегося канала 1. На второй вход элемента 5.1 поступает импульс лог. 1 (фиг. Зк), сформированный на выходе элемента 6.1 в результате воздействия импульсов лог. 1, поступающих с выходов

0 исправных каналов 2, 3 (фиг. Зв, б), При совпадении лог. 1 на входах элемента 51 2И-НЕ (фиг. Зж, к) на его выходе уровень лог, 1 изменяется на уровень лог. О, формируя тем самым импульс лог. О, длитель5 ностью ги (фиг. Зн). По фронту импульса лог. 0, поступающего с выхода элемента 5.1 на R-вход счетчика 4.1 импульсов сбившегося канала, последний устанавливается в исходное положение. Поскольку фронт этого им0 пульса привязан к фронтам импульсов на выходах счетчиков 4.2, 4.3 (фиг. 36, в, н), то тем самым сбившийся счетчик 4.1 синхронизируется со счетчиками 4.2, 4.3 исправ-- ных каналов.

5Таким образом осуществляется синхронизация сбившегося канала 1, при этом мак- симальное время Atc синхронизации сбившегося канала деления частоты не превышает периода повторения выходных им0 пульсов.

При полном отказе в работе одного из каналов (когда выход счетчика 4 застывает в каком-либо положении - лог. О или лог. 1 )сигналы на выходных шинах формируются

5 за счет двух других работающих каналов, тем самым осуществляется резервирование каналов.

Рассмотрим особенности процессе самосинхронизации на примере работы уст0 ройства после подачи на него напряжения питания. Поскольку при включении устройства счетчики 4.1, 4.2, 4.3 могут устанавливаться в произвольное положение, сигналы на входах элементов 10, 11, 12 могут не

5 совпадать во времени, в результате чего сигналы на выходах мажоритарных элементов могут отсутствовать. При этом на первые входы блоков контроля каналов деления частот i будут поступать импульсы только с

0 выходов счетчиков импульсов соответствующих каналов. Процессы, происходящие в блоках контроля каналов деления частоты в рассматриваемых условиях воздействия импульсов, поступающих только на один (пер5 вый) его вход, аналогичны описанным выше процессам, происходящим при сбое каналов (см. фиг. 3, 4, участки, соответствующие времени t2 s t 1.3). Как и в описанном выше случае, рассматриваемая ситуация воздействия импульсов только на первый вход блоков контроля каналов деления частоты будет приводить к формированию на выходах блоков контроля каналов деления частоты сигналов постоянного уровня лог. 1, обеспечивающих возможность синхронизации каналов относительно друг друга.

Рассмотрим условный пример, когда на выходе первого канала импульс лог. 1 появится после включения устройства раньше, чем на выходах второго и третьего каналов, а на выходе второго канала - раньше, чем на выходе третьего канала (фиг. 5а, б, в). В рассматриваемом случае под воздействием указанных импульсов уровень лог. 1 с выхода блока 16 появится раньше лог. 1 с выхода блока 17, а с выхода блока 17 раньше, чем с выхода блока 18 (фиг. 5 ж, з, и). Сигнал с уровнем лог. Г с выхода блока 16 (фиг. 5ж) поступает (первым во времени) на первый вход элемента совпадения 5.1 канала 1, Затем на второй вход элемента 5.1 через элемент 6.1 поступает импульс лог. 1 (фиг. 5к) с выхода канала 2 (фиг. 56), под действием которого на выходе элемента 2И- НЕ 5.1 формируется лог. О (фиг. 5в). По фронту импульса лог. О (фиг. 5н) счетчик 4.1 устанавливается в исходное положение, соответствующее исходному положению счетчика 4.2 канала 2 (определяемому фронтом его выходного импульса, фиг. 56). При этом импульс лог. 1 на выходе канала 2 (аналогично рассмотренному выше каналу 1) приводит к появлению (с задержкой Г3) уровня лог. 1 на выходе блока 17 (фиг, 5з), который поступает на первый вход элемента 5.2 канала 2. Затем, на вторые входы элементов 5.1 и 5.2 каналов 1 и 2 через соответствующие элементы 6.1 и 6,2 поступают импульсы лог. 1 (фиг. 5к, л) с выхода канала 3 (фиг. 5в). Поскольку на первых входах элементов 5.1 и 5.2 присутствуют лог. 1, поступающие с выходов блоков 16 и 17 (фиг. 5ж, з), то под действием импульсо,в лог. 1, поступающих с выходов элементов 6.1 и 6.2 (фиг. 5к, л), на выходах элементов 5.1 и 5.2 формируются лог. О (фиг. 5н, о). По фронту этих импульсов лог. О (фиг. 5н, о) счетчики 4.1 и 4.2 устанавливаются в исходное положение, соответствующее исходному положению счетчика 4.3 канала 3 (определяемому фронтом его выходного импульса, фиг. 5в).

С этого момента все три канала деления частоты начинают работать синхронно и через время, равное периоду Тп, нэ выходах счетчиков 4.1, 4.2, 4.3, а затем м нз выходах элементов 10, 11, 12, появляются выходные импульсы устройства (фиг. 5г, д, е).

Формула изобретения

1.Резервированный делитель частоты, содержащий первый, второй и третий каналы деления частоты, каждый из которых содержит счетчик импульсов и элемент совпадения, выход которого соединен с входом сброса счетчика импульсов, при этом тактовые входы счетчиков импульсов первого, второго и третьего каналов соединены

соответственно с первой, второй и третьей входными шинами, выходы счетчиков импульсов первого, второго и третьего каналов деления частоты соединены с одноименными входами соответственно первого, второго и третьего мажоритарных элементов, выходы которых соединены соответственно с первой, второй и третьей выходными шинами, отличающийся тем, что, с целью расширения диапазона скважности выходных импульсов, в него введены первый, второй и третий блоки контроля, первый и второй входы каждого из которых соединены соответственно с одноименным входом и выходом соответствующего мажоритарного элемента, выходы - с первыми входами элементов совпадения соответствующих каналов деления частоты, в каждый из которых введен элемент ИЛИ, выход которого соединен со вторым входом элемента совпадекия, первый и второй входы подключены к выходам счетчиков импульсов остальных каналов деления частоты.

2.Делитель по п. 1,отличающий- с я тем, что блок контроля содержит первый

и второй полусумматоры, элемент задержки, элемент совпадения и D-триггер, при этом первые входы полусумматоров подключены к первому входу блока контроля и к тактовому входу D-триггера, вторые входы

полусумматоров подключены к второму входу блока контроля, установочный вход D- триггера подключен к выходу элемента совпадения, первый вход которого подключен через элемент задержки к выходу первого полусумматора, а второй вход элемента совпадения подключен к выходу второго полусумматора, при этом информационный вход D-триггера соединен с общей шиной,

5

Изобретение относится к импульсной технике и может быть использовано при по2 строении хранителей времени повышенной надежности. Цель изобретения - расширение диапазона скважности выходных импульсов - достигается введением первого, второго и третьего блоков контроля 16, 17 и 18, а также тем, что блок контроля содержит первый и второй полусумматоры, элемент задержки, элемент совпадения и D-триггер. Устройство также содержит первый, второй и третий каналы 1-3 деления частоты, каждый из которых содержит счетчик 4 импульсов, элемент 5 совпадения и злемент ИЛИ 6, первую, вторую, третью входные шины 7, 8, 9, первый, второй, третий мажоритарные элементы 10, 11, 12, первую, вторую, третью выходные шины 13, 14, 15. 1 з.п. ф-лы, 5 ил.

Фа г. Z