Устройство для извлечения квадратного корня из напряжения Советский патент 1992 года по МПК G06G7/20 

Изобретение относится к измерительной и вычислительной технике и может быть использовано для реализации операции извлечения квадратного корня из напряжения.

Известно устромствб для извлечения квадратного корня из напряжения, содержащее источник опорного напряжения, два преобразователя код - напряжение, компаратор, счётчик, два элемента И, генератор импульсов, дешифратор и триггер.

Недостатком этого устройства является низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является аналого- цифровое устройство для извлечения квадратного корня, содержащее схему сравнения, первый вход которой является входом устройства, второй вход через масштабирующий усилитель подключен к выходу линейного цифрового делителя напряжения, а выход - к первому входу элемента И, второй вход которого соединен с генератором импульсов, а выход- со счетным входом триггера, выход которого соединен с входом счетчика, выход которого соединен с входом сумматора, синхронизирующий вход которого соединен с выходом элемента И, а выход - с входом линейного цифрового делителя напряжения, выходы триггера и счетчика являются цифровым выходом устройства.

Недостатками известного устройства являются низкое быстродействие, так как при извлечении квадратного корня из максимально допустимого напряжения (приV4hO

( СЛ

близительно равного напряжению источника опорного напряжения) при коэффициенте передачи масштабирующего усилителя, равном 1, необходимо 2n/2+1 тактов, где п - разрядность счетчика, и ограниченная об- ласть применения, так как устройство не позволяет формировать результат извлечения квадратного корня в виде последовательного кода.

Целью изобретения является повыше- ние быстродействия и расширение области применения устройства путем формирования результата вычисления квадратного корня в параллельном и последовательном коде одновременно.

С этой целью в устройство для извлечения квадратного корня из напряжения, содержащее компаратор, генератор опорной частоты, сумматор, выход которого соединен с цифровым входом преобразователя код - напряжение, аналоговый вход которого подключен к выходу источника опорного напряжения, дополнительно введены первый и второй блоки памяти, первый, второй и третий переключатели, блок вычитания, блок управления, первый и второй регистры последовательного приближения, причем вход устройства соединен с первым информационным входом первого переключателя, второй информационный вход которого подключен к информационному входу первого блока памяти и к первому входу компаратора, а выход первого переключателя соединен с информационным входом второго блока памяти, выходы первого и второго блоков памяти подключены соответственно к первому и второму информационным входам второго переключателя, выход которого соединен с первым входом блока вычитания, второй вход которого подключен к вы- ходу третьего переключателя, а выход блока вычитания соединен с первым входом компаратора, второй вход которого подключен к общей шине устройства, а выход компаратора соединен с первым входом блока управления, первый выход которого подключен к информационным входам первого и второго регистров последовательного приближения и является выходом последовательного кода устройства, второй и тре- тий выходы блока управления соединены с тактовыми входами соответственно второго и первого регистров последовательного приближения, входы запуска которых объединены и подключены к шине внешнего за- пуска устройства, к управляющему входу первого переключателя и к второму входу

блока управления, i-й (где i 1,2n/2, n разрядность сумматг ра) выход первого регистра последовател ..ного приближения соединен с (21-1)-м входом первого слагаемого сумматоров, вход первого слагаемого сумматора подключен к i-му выходу второго регистра последовательного приближения, входы второго слагаемого сумматора соединены с общей шиной устройства, а вход переноса сумматора подключен к шине логической 1 устройства, выход преобразователя код - напряжение соединен с первым информационным входом третьего переключателя, второй вход которого подключен к общей шине устройства, входы первого слагаемого сумматора являются выходом параллельного кода устройства, четвертый, пятый и шестой выходы блока управления соединены соответственно с входами записи первого и второго блоков памяти и управляющим входом третьего переключателя, второй выход блока управления соединен с управляющим входом второго переключателя, третий и четвертый входы (Злока управления подключены соответственно к выходу генератора опорной частоты и к выходу Конец преобразования второго регистра последовательного приближения.

Кроме того, блок управления содержит первый, второй и третий D-триггеры, первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, первый, второй и третий элементы НЕ, причем первый вход блока управления соединен с D-входом первого D-триггера, вход обнуления которого объединен с тактовым входом второго D-триггера и соединен с вторым входом блока управления, выход второго D-триггера подключен к первым входам первого, второго и третьего элементов И, вторые входы первого и второго элементов И соединены с выходом первого элемента НЕ, вход которого подключен к третьему входу блока управления, к первому входу четвертого элемента И и к тактовому входу третьего D-триггера, D-вход которого соединен с его инверсным выходом, с третьим входом первого элемента И и с вторым входом третьего элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, второй вход которого подключен к третьему входу второго элемента И и прямому выходу третьего О-триггера, вход обнуления первого D-триггера через второй элемент НЕ соединен с третьим входом четвертого элемента И и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, выход первого элемента НЕ соединен с тактовым входом первого D-триггера и через третий элемент

НЕ подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом первого D-триггера, D-вход второго D-триггера подключен к шине логической 1 устройства, первый-шестой выходы блока управления соединены соответственно с выходом первого D-триггера, с прямым выходом третьего D-триггера, с выходом первого элемента ИЛИ, с выходом второго элемента И, с выходами второго и третьего элементов ИЛИ, вход обнуления второго D-триггера подключен к четвертому входу блока управления.

На фиг.1 представлена блок-схема устройства для извлечения квадратного корня из напряжения; на фиг.2 - схема блока управления; на фиг.З - временные диаграммы, поясняющие работу устройства.

Устройство для извлечения квадратного корня из напряжения содержит первый переключатель 1, первый 2 и второй 3 блоки памяти, второй переключатель 4, блок 5 вычитания с коэффициентом передачи, равным двум, компаратор 6, генератор 7 опорной частоты, блок 8 управления, первый 9 и второй 10 регистры последовательного приближения, сумматор 11, источник

12опорного напряжения, преобразователь 13, код - напряжение, третий переключатель 14, причем выход сумматора 11 соединен с цифровым входом преобразователя

13код-напряжение, аналоговый вход которого подключен к выходу источника 12 опорного напряжения, вход устройства 15 соединен с первым информационным входом переключателя 1, второй информационный вход которого подключен к информационному входу блока 2 памяти и к первому входу компаратора 6, а выход переключателя 1 соединен с информационным входом блока 3 памяти, выходы блоков 2 и 3 памяти подключены соответственно к первому и второму информационным входам переключателя 4, выход которого соединен с первым входом блока 5 вычитания, второй вход которого подключен к выходу переключателя 14, а выход блока 5 вычитания соединен с первым входом компаратора 6, второй вход которого подключен к общей шине устройства, а выход соединен с первым входом блока 8 управления, выход 18 которого подключен к информационным входам регистров 9 и 10 последовательного приближения и является выходом последовательного кода устройства, выходы 17 и 19 блока 8 управления соединены соответственно с тактовыми входами регистров 10 и 9 последовательного приближения, входы запуска которых объединены и подключены к шине 16 внешнего запуска устройства, к

управляющему входу переключателя 1 и к второму входу блока 8 управления, i-й (где i

1,2n/2, n - разрядность сумматора 11)

выход регистра 9 последовательного приближения соединен с (21-1)-м входом первого слагаемого сумматора 11, 21-й вход первого слагаемого которого подключен к i-му выходу регистра 10 последовательного приближения, вход второго слагаемого сум0 матора 11 соединен с общей шиной устройства, а вход переноса подключен к шине логической 1 устройства, выход преобразователя 13 код - напряжение соединен с первым информационным входом переклю5 чателя 14, второй вход которого подключен к общей шине устройства, входы первого слагаемого сумматора 11 являются выходом параллельного кода устройства, выходы 20-22 блока 8 управления соединены соот0 ветственно с входами записи блоков 2 и 3 памяти и управляющим входом переключателя 14, выход 17 блока 8 управления соединен с управляющим входом переключателя 4, третий и четвертый входы блока 8 управ5 ления подключены соответственно к выходу генератора 7 опорной частоты и к выходу Конец преобразования регистра 10 последовательного приближения.

Блок 8 управления (фиг.2) содержит

0 D-триггеры 23-25, схемы И 26-29, элементы ИЛИ 30-32, элементы НЕ 33-35, причем первый вход блока 8 управления соединен с D-входом D-триггера 25, вход обнуления которого объединен с тактовым

5 входом D-триггера 24 и соединен с вторым входом блока 8 управления, выход D-триггера 24 подключен к первым входам элементов И 26-28, вторые входы элементов И 26 и 27 соединены с выходом элемента НЕ 33,

0 вход которого подключен к третьему входу блока 8 управления, к первому входу элемента И 29 и к тактовому входу D-триггера 23, D-вход которого срединен с его инверсным выходом, третьим входом элемента И

5 26 и вторым входом элемента И 28, выход которого подключен ку первому входу элемента ИЛИ 30, второй вход которого Соединен с выходом элемента И 29, второй вход которого подключен к третьему входу эле0 мента И 27 и прямому выходу D-триггера 23, вход обнуления D-триггера 25 через элемент НЕ 34 соединен с третьим входом элемента И 29 и первым входом элемента ИЛИ 31, второй вход которого подключен к выхо5 ду элемента И 26, выход элемента НЕ 33 соединен с тактовым входом D-триггера 25 и через элемент НЕ 35 подключен к первому входу элемента ИЛИ 32, второй вход которого соединен с выходом D-триггера 25, D- вход D-триггера 24 подключен к шине

логической 1 устройства, выходы 17-22 блока 8 управления соединены соответственно с прямым выходом D-триггера 23, выходом D-триггера 25, выходом элемента ИЛИ 30, выходом элемента И 27, выходами элементов ИЛИ 31 и 32, вход обнуления D-триггера 24 подключен к четвертому входу блока 8 управления.

Для извлечения квадратного корня из напряжения с n-разрядной точностью ре- гистры 9 и 10 последовательного приближения должны иметь по п/2 разрядов, а сумматор 11 и преобразователь 13 код - напряжение по п разрядов.

Извлечение квадратного корня осуще- ствляется следующим образом.

Сигнал Пуск с шины 16 внешнего запуска устройства поступает на управляющий вход переключателя 1, который подключает шину 15 входного напряжения DBX, из которого следует извлечь квадратный корень, к входу блока 3 памяти, на входы запуска регистров 9 и 10 последовательного приближения и на второй вход блока 8 управления. На выходе D-триггера 25 устанавливается сигнал О. Сигнал Пуск поступает также через схему НЕ 34, схему ИЛИ 31 и выход 21 блока 8 управления на вход записи блока 3 памяти переводя его в режим записи.

По переднему фронту первого синхроимпульса с выхода генератора 7 опорной частоты (момент временим фиг.За) на прямом выходе D-триггера 23 формируется сигнал логической 1, который, поступая через выход 17 блока 8 управления на тактовый вход регистра 10 последовательного приближения, устанавливает на выходе старшего (левого) разряда регистра 10 сигнал О, а на выходах остальных разрядов - сиг- налы 1. Сигнал с выхода D-триггера 23 поступает также через выход 17 блока 8 управления на управляющий вход переключателя 4, который подключает выход блока 3 памяти к входу блока 5 вычитания.

Первый синхроимпульс поступает через схемы НЕ 33 и 35, схему ИЛИ 32 и выход 22 блока 8 управления на управляющий вход переключателя 14, который подключает вы- ход преобразователя 13 код- напряжение к второму входу блока 5 вычитания.

Одновременно первый синхроимпульс поступает через открытую схему И 29, схему ИЛИ 30 и выход 19 блока 8 управления на тактовый вход регистра 9 последовательного приближения, на выходе старшего разряда которого устанавливается сигнал О, а на выходах остальных разрядов - сигналы 1.

На входах первого слагаемого сумматора 11 формируется код 0011 ...11. Так как на входы второго слагаемого сумматора 11 постоянно поданы сигналы О, а на вход переноса - сигнал 1, то на выходах сумматора 11 образуется код Ni: 0100...00, который поступает на входы преобразователя 13 код - напряжение. На выходе последнего устанавливается напряжение UKI Uon Ni, где Don - напряжение на выходе источника 12 опорного напряжения.

На выходе блока 5 вычитания формируется напряжение U i 2(UBx-UKi), так как коэффициент передачи блока 5 вычитания равен двум.

По заднему фронту сигнала Пуск на выходе D-триггера 24 устанавливается сигнал 1, который открывает схемы И 26, 27 и 28.

Если U i 0, то на выходе компаратора 6 появляется сигнал 1, который поступает в блок 8 управления и записывается по отрицательному фронту первого синхроимпульса (момент времени ta, фиг.За) в D-триггер 25. Сигнал логической 1 с выхода D-триггера 25 поступает через выход 18 блока 8 управления на информационные входы регистров 9 и 10 последовательного приближения и через схему ИЛИ 32 и выход 22 блока 8 управления на управляющий вход переключателя 14, который продолжает подключать выход преобразователя 13 код - напряжение к входу блока 5 вычитания.

В отрицательный полупериод первого синхроимпульса (временной интервал , фиг.За) импульс с выхода схема И 27 через выход 20 блока 8 управления поступает на вход записи блока 2 памяти, переводя его в режим записи. Напряжение Ui U i записывается в блок 2 памяти.

Если сигнал U i 0, то на выходе компаратора 6 появляется сигнал О, который записывается по отрицательному фронту первого синхроимпульса в D-триггер 25, Сигнал О с выхода D-триггера 25 через схему ИЛИ 32 и выход 22 блока 8 управления поступает на управляющий вход переключателя 14, который подключает к входу блока 5 вычитания общую шину устройства. В отрицательный полупериод первого синхроимпульса по импульсу с выхода 20 блока 8 управления в блок 2 памяти записывается напряжение Ui 2Uex.

По положительному фронту импульса с выхода 19 блока 8 управления, поступающего на тактовый вход регистра 9 последовательного приближения(момент аремени ts, фиг.За), первая цифра корня записывается в старший (первый) разряд регистра 9. Одновременно на выходе второго разряда регистра 9 последовательного приближения устанавливается сигнал О.

На входах первого слагаемого сумматора 11 устанавливается код: ai 001 ...11, где ai - первая цифра корня. На выходах сумматора 11 формируется код N2: ai 010...00, а на выходе преобразователя 13 код - напряжение устанавливается напряжение 11к2 Uonx xNa. По положительному фронту второго синхроимпульса (момент времени ta, фиг.За) на прямом выходе D-триггера 23 устанавливается сигнал О, который поступает через выход 17 блока 8 управления на управляющий вход переключателя 4, который подключает выход блока 2 памяти к входу блока

5вычитания.

В положительный полупериод второго синхроимпульса (временной интервал ) импульс с выхода схемы НЕ 35 через схему ИЛИ 32 и выход 22 блока 8 управления поступает на управляющий вход переключателя 14, который подключает выход преобразователя 13 код - напряжение к входу блока 5 вычитания.

На выходе блока 5 вычитания формируется напряжение U 2 2(Ui-Ui 2).

Если U 2 0, то на выходе компаратора

6появляется сигнал 1, который поступает в блок 8 управления и записывается по отрицательному фронту второго синхроимпульса (момет времени t4. фиг.За) в D-триг- гер 25. Сигнал Г с выхода D-триггера 25 поступает через выход 18 блока 8 управления на информационные входы регистров 9 и 10 последовательного приближения и через схему ИЛИ 32 и выход 22 блока 8 управления на управляющий вход переключателя 14, который продолжает подключать выход преобразователя 13 код - напряжение к входу блока 5 вычитания.

В отрицательный полупериод второго синхроимпульса (временной интервал ts-t4, фиг.За) импульс с выхода схемы И 26 через схему ИЛИ 31 и выход 21 блока 8 управления поступает на вход записи блока 3 памяти, переводя его в режим записи. Напряжение U 2 U2 записывается в блок 3 памяти.

Если сигнал U 2 0, то на выходе компаратора 6 появляется сигнал О, который записывается по отрицательному фронту второго синхроимпульса в D-триггер 25,. Сигнал логического О с выхода D-триггера 25 через схему ИЛИ 32 и выход 22 блока 8 управления поступает на управляющий вход переключателя 14, который подключает к входу блока 5 вычитания общую шину

устройства. В отрицательный полупериод второго синхроимпульса по импульсу с выхода 21 блока 8 управления в блок 3 памяти записывается напряжение 1)2 2Ui.

По положительному фронту импульса с

выхода 17 блока 8 управления, поступающего на тактовый вход регистра 10 последовательного приближения (момент времени ts, фиг.За), вторая цифра корня записывается в

0 первый разряд регистра 10. Одновременно на выходе второго разряда регистра 10 последовательного приближения устанавливается сигнал О.

Далее процесс вычисления квадратно5 го корня продолжается аналогичным образом.

В момент записи n-й цифры корня в n/2 разряд регистра 10 последовательного приближения на выходе Конец преобра0 зования регистра .10 появляется сигнал логического О, который поступает на вход обнуления D-триггера 24 блока 8 управления, устанавливая на его выходе сигнал О. Этот сигнал закрывает схемы И 26-28.

5 После п циклов на выходах регистров 9 и 10 последовательного приближения сформирован результат извлечения квадратного корня из напряжения UBx. Np: 313233...an-ian, где Np V Utx/Uon .

0 Выход 18 блока 8 управления является выходом последовательного кода результата,

Для того, чтобы начать следующую операцию извлечения квадратного корня

5 из напряжения, на вход 16 внешнего запуска устройства необходимо подать импульс. Этот импульс должен быть синхронизирован с синхроимпульсами, формируемыми на выходе генератора 7 опорной частоты, и им0 пульсами на выходе D-триггера 23 блока 8 управления.

Пример извлечения квадратного корня из напряжения UBX 25 при U0n 64 (фиг.За.б). Результата извлечения квад5 ратного корня 5/8 или в двоичной системе 0.101000 с шестиразрядной точностью.

При подаче импульса на вход 16 внешнего запуска устройства по переднему фронту импульсов, поступающих на такто0 вые входы регистров 9 и 10 последовательного приближения, на выходах первых разрядов этих регистров устанавливаются сигналы регистр 9-011, регистр 10 - 011. На входе сумматора 11 код 001111, а на

5 входе преобразователя 13 код 010000.

1-й такт. U 1 2(Uex-UKi) 2(25-16) 18, U i 0 и первая цифра корня 1.

Регистр 9- 101, регистр 10-011, код на входе сумматора 11 - 100111, код на входе преобразователя 13 - 101000.

2-й такт. U 2 2(U 1-UK2) 2(18-40) -44, U 2 0; Ua 2U i 36 и вторая цифра корня О.

Регистр 9 - 101. регистр 10 - 001, код на входе сумматора 11 - 100011, код на входе преобразователя 13- 100100.

3-й такт. U 3 2(U2 -икз) 2(36-36) О, U 3 0 и третья цифра корня 1.

Регистр 9-110, регистр 10 - 001, код на входе сумматора 11 - 101001, код на входе преобразователя 13- 101010.

4-й такт. U 4 2(U 3 -UK4) 2(0-42) -84, U 4 0; 1М 2У з 0 и четвертая цифра корня О,

Регистр 9-110, регистр 10 - 000, код на входе сумматора 11 - 101000, код на входе преобразователя 13 - 101001.

5-й такт. U 5 2(U4 -UKs) 2(0-41) -82, U s 0; Уб 2U4 0 и пятая цифра корня О.

Регистр 9-110, регистр 10 - 000, код на входе сумматора 11 - 101000, код на входе преобразователя 13-101001.

6-й такт. U 6 2(1)5 -line) 2(0-41) -82, U e О, 2Ug 0 и шестая цифра корня О.

Результат извлечения корня 0.101000.

Предлагаемое устройство по сравнению с известным позволяет формировать и считывать выходной код, соответствующий результату извлечения квадратного корня, не только в виде параллельного кода, образуемого на выходах регистров последовательного приближения в конце выполнения операции, но и в виде последовательного кода, очередная цифра которого определяется после каждого такта работы устройства, что расширяет область его применения.

Кроме того, для извлечения квадратного корня с n-разрядной точностью в извест- ном устройстве в общем случае требуется 2П/ тактов (при Dux U0n), а в предлагаемом устройстве - п тактов, что значительно повышает быстродействие выполнения операции, особенно при большой величине п, т.е. при высокой точности.

Формула изобретения

1. Устройство для извлечения квадратного корня из напряжения, содержащее компаратор, генератор опорной частоты, сумматор, выход которого соединен с цифровым входом преобразователя код - напряжение, аналоговый вход которого подключен к выходу источника опорного напряжения, отличающееся тем, что, с целью повышения быстродействия и расширения области применения устройства путем формирования результата вычисления квадратного корня в параллельном и последовательном коде одновременно, в него

введены первый и второй блоки памяти, первый, второй и третий переключатели, блок вычитания, блок управления, первый и второй регистры последовательного приближения, причем вход устройства соединен с первым информационным входом первого переключателя, второй информационный вход которого подключен к информационному входу первого блока памяти и к перзому входу компаратора, а выход первого переключателя соединен с информационным входом второго блока памяти, выходы первого и второго блоков памяти подключены соответственно к первому и второму информационным входам второго переключателя, выход которого соединен с первым входом блока вычитания, второй вход которого подключен к выходу третьего переключателя, а выход блока вычитания соединен с первым входом компаратора, второй вход которого подключен к общей шине устройства, а выход компаратора соединен с первым входом блока управления, первый выход которого подключен к информационным входам первого и второго регистров последовательного приближения и является выходом последовательного кода устройства, второй и третий выходы блока управления соединены с тактовыми входами соответстенно второго и первого регистров последовательного приближения, входы запуска которых объединены и подключены к шине внешнего запуска устройства, к управляющему входу первого переключателя и второму входу блока управления, 1-й (где i 1,2,...n/2, где п - разрядность сумматора) выход первого регистра последовательного приближения соединен с (2Ы)-м входом первого слагаемого сумматора, 21-й вход первого слагаемого которого подключен к i-му выходу второго регистра последовательного приближения, входы второго слагаемого сумматора соединены с общей шиной устройства, а вход переноса сумматора подключен к шине логической 1 устройства, выход преобразователя код - напряжение соединен с первым информационным входом третьего переключателя, второй вход которого подключен к общей шине устройства, входы первого слагаемого сумматора являются выходом параллельного кода устройства, четвертый, пятый и шестой выходы блока управления соединены соответственно с входами записи первого и второго блоков памяти и управляющим входом третьего переключателя, второй выход блока управления соединен с управляющим входом второго переключателя, третий и четвертый t ходы блока управления подключены соответственно к выходу генератора опорной частоты и к выходу Конец преобразования второго регистра последовательного приближения.

2. Устройство по п.1, о т л и ч а ю щ е е- с я тем, что блок управления содержит первый, второй и третий D-триггеры, первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, первый, второй и третий элементы НЕ, причем первый вход блока управления соединен с D-входом первого D-триггера, вход обнуления которого объединен с тактовым входом второго D-триггера и соединен с вторым входом блока управления, выход второго D-триггера подключен к первым входам первого, второго и третьего элементов И, вторые входы первого и второго элементов И соединены с выходом первого элемента НЕ, вход которого подключен к третьему входу блока управления, к первому входу четвертого элемента И и тактовому входу третьего D-триггера, D-вход которого соединен с его инверсным выходом, с третьим входом первого элемента И и вторым входом третьего элемента И, выход которого

подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, второй вход которого подключен к третьему входу

второго элемента И и прямому выходу третьего D-триггера, вход обнуления первого D-триггера через второй элемент НЕ соединен с третьим входом четвертого элемента И и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, выход первого элемента НЕ соединен с тактовым входом первого D-триггера и через третий элемент НЕ подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом первого D-триггера, D-вход второго D-триггера подключен к шине логической 1 устройства, первый-шестой выходы блока управления соединены соответственно с выходом первого D-триггера, с

прямым выходом третьего D-триггера, с выходом первого элемента ИЛИ, с выходом

второго элемента И,с выходами второго и

третьего элементов ИЛИ, вход обнуления

второго D-триггера подключен к четвертому входу блока управления.

Изобретение относится к измерительной и вычислительной технике и может быть использовано для реализации операции извлечения квадратного корня из напряжения. Цель изобретения - повышение быстродействия и расширение области применения устройства за счет формирования результата вычисления квадратного корня в параллельном и последовательном коде одновременно. Поставленная цель достигается за счет введения в него трех переключателей, двух аналоговых запоминающих устройств, цифрового сумматора, устройства вычитания и двух регистров последовательного приближения с соответствующими связями с остальными блоками устройства. Принцип работы устройства основан на методе последовательного приближения, при котором за один такт определяется одна цифра значения корня. 1 з.п.ф-лы, 3 ил.

Фиг.1.

послежоват. кожа

f,r,r О Вых.

ус JILL Јf rvftr

ГОТ 7

а.

х.

ftr

7

Пус: 16

17 19

а го

22

18

г4030

го ю

о

-10

-20 -30 -4П -5П -50 -7П -30 -6П

гЛгЧ.

ts t, tj

Vw