ТРИГГЕРНОЕ УСТРОЙСТВО Советский патент 1997 года по МПК H03K3/37 

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.

Целью изобретения является повышение помехоустойчивости триггерного устройства.

Поставленная цель достигается тем, что в триггерное устройство, содержащее D-триггер, три элемента ИЛИ-НЕ и резистор, один вывод которого через конденсатор подключен к общей шине, при этой первый и второй входы первого элемента ИЛИ-НЕ соединены соответственно с первым установочным входом устройства и выходом второго элемента ИЛИ-НЕ, первый и второй входы которого соединены соответственно со вторым установочным входом устройства и прямым выходом D-триггера, тактовый вход которого соединен с выходом третьего элемента ИЛИ-НЕ, первый и второй входы которого соединены с первыми входами соответственно первого и второго элементов ИЛИ-НЕ, введены элемент И-НЕ и двунаправленный ключ, выход которого соединен с информационным входом D-триггера и другим выводом резистора, вход с выходом первого элемента ИЛИ-НЕ, а управляющий вход с выходом элемента И-НЕ, первый и второй входы которого соединены соответственно с выходом третьего элемента ИЛИ-НЕ и с дополнительным входом устройства.

Это позволяет повысить помехоустойчивость триггерного устройства к кратковременным перерывам в питании за счет того, что исключена возможность разряда конденсатора через защитный диод на информационном входе D-триггера, выполненного по КМОП-технологии. Причем устойчивость к перерывам в питании достигается без увеличения числа дискретных элементов.

На чертеже приведена принципиальная схема триггерного устройства.

Триггерное устройство содержит D-триггер 1, первый, второй и третий элементы ИЛИ-НЕ 2, 3, 4, элемент И-НЕ 5, двунаправленный ключ 6, резистор 7 и конденсатор 8. Один из выводов резистора 7 через конденсатор 8 подключен к общей шине. Первый и второй входы элемента ИЛИ-НЕ 2 соединены соответственно с первым установочным входом 9 устройства и выходом элемента ИЛИ-НЕ 3. Первый и второй входы элемента ИЛИ-НЕ 3 соединены соответственно со вторым установочным входом 10 устройства и прямым выходом D-триггера 1. Тактовый вход D-триггера 1 соединен с выходом элемента ИЛИ-НЕ 4, первый и второй входы которого соединены с первыми входами соответственно элемента ИЛИ-НЕ 3 и элемента ИЛИ-НЕ 2. Выход двунаправленного ключа 6 соединен с информационным входом D-триггера 1 и другим выводом резистора 7, вход с выходом элемента ИЛИ-НЕ 2, а управляющий вход с выходом элемента И-НЕ 5. Первый и второй входы элемента И-НЕ 5 соединены соответственно с выходом элемента ИЛИ-НЕ 4 и с дополнительным входом 11 устройства.

Параметры резистора 7 и конденсатора 8 выбираются исходя из требований по помехоустойчивости и быстродействию. Между длительностью помехи, которая может привести к ложному переключению триггерного устройства, и постоянной времени RC-цепи прямая зависимость. Чем больше постоянная времени RC-цепи, тем больше помехоустойчивость. Однако с ростом постоянной времени RC-цепи понижается быстродействие устройства.

Триггерное устройство работает следующим образом. Допустим, что D-триггер 1 находится в состоянии логического нуля, на входах 9 и 10 уровень логического нуля, на выходах элементов ИЛИ-НЕ 3, 4 уровень логической единицы, на выходе элемента ИЛИ-НЕ 2 уровень логического нуля, конденсатор 8 разряжен и на информационном входе D-триггера 1 уровень логического нуля. D-триггер 1 тактируется уровнем логической единицы, его D-вход открыт и нулевое состояние поддерживается по цепи обратной связи триггерного устройства и уровнем напряжения на конденсаторе 8. На дополнительном входе 11 - последовательность импульсов положительной полярности, причем цепь обратной связи триггерного устройства замыкается на время паузы между импульсами. При замкнутой цепи обратной связи под воздействием помехи возможно ложное переключение триггерного устройства, но в момент ее разрыва происходит восстановление состояния D-триггера, которое определяется зарядом на конденсаторе.

При поступлении импульса положительной полярности на вход 10 на выходах элементов ИЛИ-НЕ 2 и И-НЕ 5 будут уровни логической единицы, на выходе элемента ИЛИ-НЕ 4 уровень логического нуля. При этом закрывается D-вход D-триггера 1 уровнем логического нуля на его тактовом входе и начинается заряд конденсатора 8 до уровня логической единицы. При снятии импульса со входа 10 появляется уровень логической единицы на тактовом входе D-триггера 1 и при уровне логической единицы на дополнительном входе 11 состояние триггерного устройства будет определяться зарядом на конденсаторе 8, т.е. произойдет переключение в единичное состояние.

При поступлении импульса положительной полярности на вход 9 на выходах элементов ИЛИ-НЕ 2, 4 будет уровень логического нуля, на выходе элемента И-НЕ 5 уровень логической единицы. Через открытый двунаправленный ключ 6 и резистор 7 конденсатор 8 разряжается до уровня логического нуля, но D-триггер 1 сохраняет свое состояние, так как на его тактовом входе уровень логического нуля. При снятии со входа 9 импульса появится уровень логической единицы на тактовом входе D-триггера 1 и при уровне логической единицы на входе 11 произойдет переключение в нулевое состояние.

Вход 9 имеет приоритет по сравнению со входом 10, поэтому при синхронной подаче и снятии импульсов на входах 9, 10 триггерное устройство установится в нулевое состояние.

Таким образом, из описания работы схемы видно, что предлагаемое устройство обладает повышенной устойчивостью к кратковременным перерывам в питании за счет исключения возможности разряда конденсатора памяти через защитный диод на информационном входе D-триггера, выполненного по КМОП-технологии.

Пример. Все незадействованные входы микросхем подключались к шине питания 10 B. На дополнительный вход 11 подавалась периодическая последовательность импульсов положительной полярности. Период и скважность этой последовательности импульсов должны быть такими, чтобы при ложном переключении триггерного устройства как при замкнутой, так и при разорванной цепи обратной связи перезаряд конденсатора не превышал допустимую величину. Порог переключения микросхем 564 серии лежит в диапазоне 0,3-0,7 напряжения питания. Поэтому допустимый перезаряд конденсатора не должен превышать 30% от напряжения питания. Таким образом, при скважности, равной 2, период импульсов должен быть не более 100 мкс.

Параметры выбранной импульсной последовательности: период следования импульсов 20 мкс; длительность импульсов 10 мкс; амплитуда импульсов 10 B.

При выбранных параметрах RC-цепи длительность импульсов установки должна быть не менее 150 мкс.

При испытаниях лабораторного образца для переключения триггерного устройства на входы управления подавался одиночный импульс длительностью 200 мкс и амплитудой 10 B.

Состояние триггерного устройства контролировалось осциллографическим способом на прямом выходе D-триггера 1.

Кроме того, предлагаемое триггерное устройство обладает еще одним достоинством. При использовании базовых матричных кристаллов для проектирования специализированных интегральных схем, расположенных в стандартных корпусах с ограниченным количеством выводов, для организации одной ячейки памяти на дискретных элементах необходимо задействовать два вывода корпуса, что, в свою очередь, накладывает ограничения на количество помехоустойчивых триггерных устройств, расположенных в одном корпусе.

Использование предлагаемого триггерного устройства для схем на основе базовых матричных кристаллов приводит к упрощению схемы за счет уменьшения в два раза количества связей между памятью на дискретных элементах и логической частью. Например, на кристалле, расположенном в корпусе с 48 выводами, можно реализовать одиннадцатиразрядный регистр памяти, используя схему прототипа, и пятнадцатиразрядный регистр памяти, используя предлагаемую схему триггерного устройства, что ведет к более полному использованию возможностей базовых матричных кристаллов.

Работоспособность лабораторного образца предлагаемого триггерного устройства подтверждена в диапазоне температуры окружающей среды от минус 50^oC до плюс 60^oC.

Изобретение относится к импульсной технике и обеспечивает повышение помехоустойчивости триггерного устройства. Устройство содержит D-триггер 1, первый, второй и третий элементы ИЛИ-НЕ 2, 3, 4, элемент И-НЕ 5, двунаправленный ключ 6, резистор 7 и конденсатор 8 с соответствующими функциональными связями. 1 ил.

Триггерное устройство, содержащее D-триггер, три элемента ИЛИ НЕ и резистор, один вывод которого через конденсатор подключен к общей шине, при этом первый и второй входы первого элемента ИЛИ НЕ соединены соответственно с первым установочным входом устройства и выходом второго элемента ИЛИ НЕ, первый и второй входы которого соединены соответственно с вторым установочным входом устройства и прямым выходом D-триггера, тактовый вход которого соединен с выходом третьего элемента ИЛИ НЕ, первый и второй входы которого соединены с первыми входами соответственно первого и второго элементов ИЛИ НЕ, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены элемент И НЕ и двунаправленный ключ, выход которого соединен с информационным входом D-триггера и другим выводом резистора, вход с выходом первого элемента ИЛИ НЕ, а управляющий вход с выходом элемента И НЕ, первый и второй входы которого соединены соответственно с выходом третьего элемента ИЛИ НЕ и с дополнительным входом устройства.