Устройство для синхронизации по циклам Советский патент 1992 года по МПК H04L7/08 

элемент ИЛИ 2, первый регистр 3 сдвига, первый элемент И 4, элемент 5 эадержки, счетчик 6 импульсов, второй элемент И 7, блок 8 коммутации, второй элемент ИЛИ 9, дополнительный регистр 10 сдвига, блок 11 выбора регистра, третий, четвертый и пятый элементы ИЛИ 12-14, третий элемент И 15, второй регистр 16 сдвига. Блок 8 коммутации содержит первъ1й и второй элементы И 7 и 18, первый и второй элементы НЕ 19 и 20, третий и четвертый элементы И 21 и 22,

третий и четвертый элементы НЕ 23 и 24. Блок 11 выбора регистра содержит элемент ИЛИ 25. первый элемент НЕ 26, первый, второй и третий элементы И 27-29, второй элемент НЕ 30. Устройство поэволяет уменьшить вредное влияние ложных синхрогрупп и уменьшить время вхождения в синхрониэм по циклам при осуществлении вхождения в синхронизм на основе дешифрации двух кодовых групп синхросигнала. 1 ил.

Изобретение относится к технике связи V» может быть использовано в системах сцифровыми методами модуляции, а также в системах передачи дискретной информации, в которых передача цикловой синхронизации осуществляется путем чередования на позициях цифрового синхросигнала кодовых групп. Цель изобретения - повышение помехоустойчивости путем уменьшения влияния периодического повторения ложных синхрогрупп, образующихся в циклах группового сигнала, уменьшения времени вхождения в синхронизм и расширение функциональных возможностей путем обеспечения синхронизма по циклам при поочередной передаче в групповом сигнале системы связи двух кодовых групп синхросигнала. Устройство для синхронизации по циклам содержит дешифратор 1 синхросигнала, первыйHn-K-i-l)Ип+Г)с?feаО2VI>&ю

Иэобретение относится к технике связи, может быть использовано в системах с I цифровыми методами модуляции, а также в системах передачи дискретной информации, в которых передача цикловой синхронизации осуществляется путем чередования на позициях цифрового синхросигнала кодовых групп, и является усовершенствованием известного устройства по основному.авт.св. ISfe 1272515.

Цель изобретения - повышение помехоустойчивости путем уменьшения влияния периодического повторения ложных синхрогрупп, образующихся в циклах группового сигнала, уменьшение времени вхождения в синхронизм и расширение функциональных возможностей путем обеспечения синхронизма по циклам при пооче редной передаче в групповом сигнале системы связи двух кодовых групп синхросигнала.

На чертеже представлена структурная электрическая схема устройства для синхI ронйзации по циклам.

Устройство синхронизации по циклам содержит дешифратор 1 синхросигнала, : первый элемент ИЛИ 2, первый регистр 3 сдвига, первый элемент И 4, элемент 5 задержки, счетчик 6 импульсов, второй элемент И 7, блок 8 коммутации, второй элемент ИЛИ 9, дополнительный регистр 10 сдвига, блок 11 выбора регистра, третий, четвертый и пятый элементы ИЛИ 12-14, : третий элемент И 15, второй регистр 16 сдвига. Блок 8 коммутации содержит первый и второй элементы И 17 и 18, первый и второй элементы НЕ 19 и 20, третий и четвертый элементы И 21 и 22, третий и четвертый элементы НЕ 23 и 24. Блок 11 выбора регистра содержит элемент ИЛИ 25, первый ;Элемент НЕ 26, первб)й, второй и третий элементы И. 27-29 и второй элемент НЕ 30. : Устройство для синхронизации по циклам работает следующим образом.

Принимаемый групповой сигнал поступает на вход дешифратора 1 синхросигнала. Импульсы откликов дешифратора 1 на обнаруженные в принимаемом сигнале кодовые группы символов, идентичные первой или второй кодовым группам синхросигнала, появляются соответственно на первом или втором выходах дешифратора 1 и через первый и третий элементы ИЛИ 2 и 12 поступают на первые входы первого и второго регистров 3 и 16 сдвига, каждый из которых содержит п+1 двоичных элементов при длине цикла в п импульсных позиций. Записанный в рег.истр из (п+1) двоичного злемента импульс отклика дешифратора 1 появляется на выходе регистра с задержкой на одну тактовую позициюотносительно позиции цикла, на которой он был сформирован дешифратором 1 в предыдущем цикле принимаемого сигнала.

Импульс отклика дешифратора 1 на первую синхрогруппу, появляющийся на первом выходе дешифратора 1, через первый элемент ИЛИ 2 поступает на первый вход первого регистра 3 сдвига и следующим импульсом тактовой последовательности, поступающий на вторые (тактовые) входы первого и второго регистров 3 и 16, записывается в первый двоичный элемент первого регистра 3.

Импульс отклика дешифратора 1 на вторую кодовую группу синхросигнала, появляющийся на втором выходе дешифратора 1 через п импульсных позиций (через цикл), поступает через третий элемент ИЛИ 12 на первый вход второго регистра 16. При записи отклика в первой двоичный элемент 16-1 второго регистра 16 отклик дешифратора 1 на первую кодовую группу синхросигнала, записанный в первый регистр 3 в предыдущем цикле, этим же тактовым импульсом переписывается из Двоичного элемента 3-п в двоичный элемент 3-{n-i-1) первого регист pia 3. Наличие записи в первом двоичном

элементе 16-1 второго регистра 16 импульса отклика дешифратора на вторую кодовую группу синхросигнала разрешает прохождение через блок 8 коммутации на первый вход первого элемента ИЛИ 2 импульса с выхода двоичного элемента 3-(п-И) первого регистра 3. Следующим тактовым импульсом производится перезапись импульса с выхода первого регистра 3 в двоичный элемент 3-1 и перезапись во втором регистре 16 импульса с двоичного элемента 16-1 в элемент 16-2.

В следующем цикле принимаемого сигнала отклик дешифратора 1 на первую кодовую группу синхросигнала, записываемый в первый двоичный элемент 3-1 памяти первого регистра 3, разрешает прохождение на перезапись через блок 8 коммутации на второй вход третьего элемента ИЛИ 12 импульса отклика дешифратора 1 в предыдущем цикле на вторую кодовую группу синхросигнала, который следующим тактовым импульсом перезаписывается в элемент 16-1 второго регистра 16. Этим же тактовым импульсом производится запись импульса отклика из элемента 3-1 в элемент 3-2 первого регистра 3. Записанный в элемент 16-1 второго регистра 16 импульс в свою очередь разрешает прохождение через блок 8 коммутации на перезапись в первый регистр 3 импульса первого выхода первого регистра 3, который тактовым импульсом, перезаписывающим импульс из элемента 16-1 в элемент 16-2, записывается в элемент 3-1.

В случае регулярного чередования на одних и тех же позициях циклов принимаемого сигнала первой и второй кодовых групп синхросигнала соответствующие импульсы откликов с выходов дешифратора 1 накапливаются и рециркулируют соответственно в каждом из регистров 3 и 16 в виде последовательностей, следующих через один тактовый интервал импульсов. Накапливаемые в регистрах 3 и 16 последовательности сдвинуты одна относительно другой на одну тактовую позицию.

Если кодовые группы синхросигнала чередуются регулярно, то в каждом цикле к началу одной из двух соответствующих синхросигналу последовательностей, рециркулирующих в регистрах 3 и 16 и проходящих через блок 8 коммутации, добавляется импульс отклика дешифратора 1 на соответствующую кодовую группу синхросигнала, увеличивающий на единицу число импульсов в соответствующей последовательности, перезаписываемой с выхода регистра на его «ход.

При отсутствии формирования через цикл на выходе дешифратора 1 импульса

отклика на ожидаемую кодовую группу синхросигнала и, как результат, отсутствии записи импульса в первом двоичном элементе 3-1 или 16-1 соответствующих регистров 3 5 или 16 сдвига последовательности импульсов с первых входов регистров 16 и 3 поступают через блок 8 коммутации на второй элемент ИЛИ 9, где, объединяясь в последовательность следующих подряд импульсов,

0 поступают на запись в дополнительный регистр 10, состоящий из п двоичных элементов.

Импульсы отклика дешифратора 1 на случайные кодовые комбинации информационных символов, идентичные кодовым группам синхросигнала, записываются в соответствующие регистры 3 и 16 сдвига. При отсутствии на выходах дешифратора 1 через п позиций импульса отклика на ожидаемую

0 кодовую комбинацию символов импульс с выхода соответствующего регистра 3 или 16 или последовательности импульсов с выходов регистров 3 и 16 переписываются через блок 8 коммутации в дополнительный ре5 гистр 10.

Таким образом, любое нарушение чередования или отсутствие импульсов отклика дешифратора 1 на позиции цикла принимаемого сигнала переключает в блоке 8

0 коммутации импульсы, накапливаемые соответственно этой позиции в регистрах 3 и 16, на запись в дополнительный регистр 10. Одиночные импульсы отклика дешифратора 1 на кодовые комбинации символов,

5 идентичные кодовым комбинациям синхросигнала, переписанные из регистров 3 и 16 в дополнительный регистр 10, не проходят через второй элемент И 7, входы которого подключены к выходам последнего 10-п и

0 предпоследнего 10-(п-1) двоичным элементам дополнительного регистра 10, а из записанной в дополнительном регистре 10 последовательности импульсов, формируемой вторым элементом ИЛИ 9 путем обье5 динения последовательностей с выходов регистров 3 и 16 сдвига, вторым элементом И 7 вычитается последний импульс объединенной последовательности.

Записанная в дополнительный регистр

0 10 объединенная последовательность импульсов поступает с частотой следования тактовых импульсов с выхода второго элемента И 7 на вход блока 11 выбора регистра. Повторное отсутствие на выходах дешифратора 1 импульса отклика на позиции цикла, соответствующей поступающей с выхода второго элемента И 7 на блок 11 импульсной последовательности, и, соответственно, отсутствие записи импульса в первый двоичный элемент одного из регистров 3 или 16

разрешает прохождение объединенной последовательности импульсов через блок 1t для перезаписи в дополнительный регистр 10. При следующем прохождении через элемент И 7 объединенная импульсная последовательность сокращается еще на одну импульсную позицию.

Таким образом, с каждой рециркуляцией в дополнительном регистре 10 длина рециркулирующей импульсной последовательности уменьшается на одну импульсную позицию.

При совпадении записи в первый двоичный элемент 3-1 первого регистра 3 или в первый двоичный элемент 16-1 второго регистра 16 импульса отклика с соответствующего выхода дешифратора 1 с появлением первого импульса объединенной последовательности с выхода дополнительного регистра 10 на выходе второго элемента И 7 блок 11 пропускает эту последовательность на запись в регистры 3 и 16, распределяя импульсы последовательности между первым элементом ИЛИ 2 и третьим элементом ИЛИ 12.

Если импульс отклика дешифратора 1 записывается в двоичный элемент 3-1 регистра 3, то первый импульс последовательности с выхода второго элемента И 7 направляется блоком-11 на первый вход третьего элемента ИЛИ 12 для записи в двоичный элемент 16-1 регистра 16. Записанный в элемент 16-1 регистра 16 первый импульс последовательности в свою очередь через блок 11 направляет второй импульс последовательности на второй вход первого элемента ИЛИ 2 для записи в элемент 3-1 регистра и т.д. до тех пор, пока все импульсы последовательности с выхода второго элемента И 7 не будут поочередно перераспределены между регистрами З.и 16. Если импульс отклика дешифратора 1 записывается в элемент 16-1 регистра 16, то первый импульс последовательности с выхода второго элемента И 7 направляется блоком 11 на второй вход первого элемента ИЛИ 2 для записи в первый двоичный элемент 16-1 регистра 16, а записавшись, направляет через блок 11 второй импульс последовательности на первый вход третьего элемента ИЛИ 12 для записи в первый двоичный элемент 16-1 регистра 16 и т.д. При этом в блоке 11 запрещается прохождение Объединенной последовательности импульсов с выхода второго элемента И 7 на выход блока 11. подключенный к второму элементу ИЛИ 9, и последовательность исключается из рециркуляции в дополнительном регистре 10.

Если в процессе перезаписи объединенной последовательности импульсов с выхода второго элемента И 7 в дополнительный регистр 10 на одном из выходов дешифратора 1 появляется импульс отклика и происходит его запись в первый двоичный элемент соответствующего регистра сдвига, то запись импульса в первый двоичный элемент регистра сдвига не производит в блоке

0 11 переключений на запись и перераспределение последующих импульсов объединенной последовательности в регистры 3 и 16, так как каждый записанный в первый двоичный элемент 10-1 дополнительного регистра 10 импульс объединенной последовательности разрешает прохождение через, блок 11 следующего импульса объединенной последовательности только на перезапись в дополнительный регистр 10.

0 Таким образом, при регулярном чередовании на одной и той же позиции цикла импульсов отклика на выходах дешифратора 1 в регистрах 3 и 16 накапливаются и рециркулируют сдвинутые на одну тактовую

5 позицию последовательности импульсов, следующих через один тактовый интервал, увеличивающийся поочередно в каждом цикле перезаписи на один импульс. При первом же нарушении регулярности чередования или появлений импульсов отклика на выходах дешифратора 1 соответствующие импульсные последовательности через блок 8 записываются, объединяясь на втором элементе ИЛИ 9 в непрерывную последовательность, в дополнительный регистр 10 и исключаются из рециркуляции в регистрах 3 и 16.

Рециркуляция записанной в дополнительный регистр 10 объединенной последовательности импульсов осуществляется столько раз, сколько на выходах дешифратора 1 не сформируется импульс отклика на соответствующей этой последовательности позиции цикла принимаемого сигнала. Причем при каждом появлении последовательности на выходе дополнительного регистра 10 ее длина уменьшается на одну импульсную позицию за счет исключения на втором элементе И 7 последнего импульса последо0 вательности.

При формировании на одном из выходов дешифратара 1 импульса отклика соответствующая объединенная последовательность с выхода дополнительного

5 регистра 10 через блок 11 и первый элемент ИЛ И 2 и третий элемент ИЛИ 9 перераспределяется и записывается в первый и второй регистры 3 и .16, где продолжается накопление распределенных в регистрах 3 и 16 последовательностей импульсов за счет

прибавления чередующихся на выходах дешифратора 1 импульсов отклика к началу соответствующих последовательностей.

При поиске и определении позиции синхросигнала в канале связи с помехами число правильно дешифрируемых чередующихся кодовых групп синхросигнала накапливается в виде соответствующих последовательностей импульсов в регистрах 3 и 16, а число импульсов соответствующих неопознанных дешифратором 1 кодовых групп синхросигнала вычитается из объединенной на втором элементе ИЛИ 9 импульсной последовательности на выходе дополнительного регистра 10 во втором элементе И 7.

Сумма количества импульсов в последовательностях, циркулирующих в регистрах 3 и 1 б и соответствующих чередованию откликов дешифратора 1 на какой-либо позиции принимаемого группового сигнала, представляющего собой текущее численное значение разности между наличием и отсутствием чередования откликов дешифратора 1 на этой позиции, отсчитываемое с момента анализа г(ринимаемого сигнала устройством цикловой синхронизации,

Положение позиции циклового синхронизма в цикле принимаемого группового сигнала определяется по накоплению в соответствующих импульсных последовательностях регистров 3 и 16 определенного числа импульсов, сумма которых представляет собой разность между наличием и отсутствием чередования импульсов отклика на выходах дешифратора 1 на этой позиции. Численное значение разности задается числом входов на первом элементе И 4 или на третьем элементе И 15. подключаемых к входам последних двоичных элементов регистров 3 и 16 и выходу четвертого элемента ИЛИ 13, объединяющего выходы дешифратора 1. На последних формируются импульсы откликов на кодовые группы символов, идентичные первой и второй кодовым группам синхросигнала. При численном значении разности равном k к входам первого и третьего элементов И 4 и 15 подключаются входы двоичных элементов регистров 3 и 16 сдвига с номерами от (n-k+3) до (п+1). Подключение входов двоичных элементов каждого из регистров сдвига к первому и третьему элементам И 4 и 15 осуществляется путем их перераспределения между этими элементами. Так, если входы двоичных элементов регистра сдвига с четными номерами подключаются к одному элементу И, то к другому элементу И подключаются входы двоичных элементов этого регистра с нечетными номерами. Если к элементу И подключаются входы двоичных элементов регистра

сдвига с четными номерами, то к остальным входам этого элемента И подключаются входы двоичных элементов другого регистра сдвига с нечетными номерами. Первый и

третий элементы И 4 и 15 фиксируют равенство суммы импульсов, накопленных в соответствующих последовательностях в регистрах 3 и 16 с учетом соответствующего импульса отклика на выходе дешифратора

0 1, численному значению разности k. Наличие для такой фиксации двух элементов И 4 и 15 и указанное выше их подключение к входам двоичных элементов регистров определяется тем, что в начале процесса поиска синхронизма появление первого отклика на синхросигнал и запись его в регистр 3 или 16 равновероятно, а также тем, что соответствующие последовательности, накапливаемые 8 регистрах 3 и 16, сдвинуты

0 на одну тактовую позицию одна относительно другой, а импульсы в этих последовательностях следуют через один тактовый интервал. При наличии импульсов нд всех указанных входах первого элемента И 4 или

5 третьего элемента И 15 на выходе соответствующего элемента формируется импульс, фиксирующий положение начала цикла в принимаемом групповом сигнале. Импульс с выхода первого элемента И 4 или третьего

0 элемента И 15.проходит через пятый элемент ИЛИ 14, производит сброс счетчика 6, работающего в режиме непрерывного счета до п последовательности тактовых импульсов, поступающей на его счетный вход, и

5 осуществляет фазирование последовательности цикловых импульсов на его выходе. С выхода пятого элемента ИЛИ 14 импульс, фиксирующий положение начала цикла, через элемент 5 задержки производит сброс

0 (установку в ноль) двоичных элементов регистров 3 и 16 с номерами от (n-k+3) дб (n+t), т.е. очищает регистры 3 и 16 от соответствующих последовательностей импульсов, по которым производится фиксация положения начала цикла. При этом процесс накопления в регистрах 3 и 16 последовательностей, записанных по откликам дешифратора 1 на других позициях цикла принимаемого группового сигнала, продолжается, что позволяет сократить время пересинхронизации устройства цикловой синхронизации в случае ложной фиксации положения начала цикла.

Время задержки импульса на элементе

5 5 задержки определяется требованием, предъявляемым к длительности импульса входной цепью сброса счетчика 6, и реализуется моментом сброса (установки в ноль) двоичных элементов с номерами от (n-k+3) до (п+1) регистров 3 и 16.