Устройство временной коммутации биимпульсных сигналов Советский патент 1992 года по МПК H04M9/00 

оа

Јь

4

Изобретение относится к технике связи и может использоваться в цифровой коммутации.

Цель изобретения - повышение по- мехозащищенности.

На фйг.1 изображена структурная электрическая схема устройства временной коммутации биимпульсных сигналов i на фиг. 2 - структурная элек- грическая схема регистра.

Устройство временной коммутации биимпульсных сигналов содержит блок 1 памяти информации, элемент ИЛИ 2, первыйй 3, второй k и третий 5 эле- менты И, первый 6, второй 7 и третий 8 инверторы , регистр 9 блок 10 распределения,блоки 11 выдачи сигналов, блок 12 коммутации служебных сигналов, счетчик 13 синхронизации,

Регистр 9 содержит восемь четвертых элементов И iki-lbg,, девять пятых элементов И шестой элемент И 1Й, четвертый 1/ и пятый .18 инверторы, блок 19 сравнения, восемь седьмых элементов И 20i-20s, девять вторых элементов ИЛИ .

Устройство работает следующим образом.

Во временных интервалах адресно- информационной магистрали (ДИМ) параллельным кодом передается информация в сопровождении адресов (номеров) исходящих линий связи1, которым эта информация принадлежит. Информация представляет собой коды. Фронтов коммутируемых биимпульсных сигналов и код времени, определяющий моменты .времени выдачи биимпульсных сигналов в Исходящие линии связи. При этом кодом 1. кодируется передний фронт сигнала., а кодом О - задний фронт.

Блок 1, работающий синхронно с АКМ, принимает слова и, используя адрес линий связи, записывает информацию в соответствующие ячейки памяти. При этом каждая исходящая линия связи имеет свою ячейку памяти в блоке 1. Номера линий связи и ячеек памяти совпадают.

Далее информация из ячеек памяти блока 1 циклически считывается с помощью адреса А исходящих линий и тактов Ј , поступающих из счетчика 13 и выдается во временных интер- валах электрической .цепи на вход блока 10, который обеспечивает запис биимпульсного сигнала на блок 11. С

5

Q Q

5 Q

5

5

выхода блока 11 биийпульсный сигнал поступает в исходящую линию связи. Таким образом, биимпульсные сигналы при транзитной коммутации поступают из входящих линий связи и выдаются с помощью устройства временной коммутации импульсных сигналов в соответствующие исходящие линии.

Однако служебные сигналы, поступающие на устройства управления (УУ) коммутационной системы, записываются в ячейки памяти блока 12 в бинарном (двоичном) коде, поэтому прежде чем выдать эти сигналы, в блок 1 их необходимо преобразовать из двоичного кода в биимпульсный.

Коммутация восьмиразрядных служебных . сигналов в исходящие линии связи осуществляется блоком 12, имеющим п ячеек памяти, закрепленных за исходящими линиями связи, т.е. блоки 1 и 12 аналогичны. Каждая исходящая линия связи имеет свою ячейку памяти в блоке 12, в которую записывается код служебного сигнала из УУ.

На управляющие входы регистра 9 поступают бинарные восьмиразрядные сигналы вместе с сигналами Ы. 1 и О 1, а также с адресами А (номерами) исходящих линий связи, в которые эти сигналы после их преобразования в биимпульсный код необходимо выдать.

Запись бинарных сигналов и сигнала $ из УУ через регистр 9 в блок 12 производится с помощью блока 19 сравнения и элементов И 15, ИЛИ 21 и инвертора 18. Блок Т9 сравнения с помощью сигнала & 1 осуществляется сравнение двух адресов А исходящих линий, поступающих из УУ и из счетчика 8. При совпадении этих адресов блок 19 вырабатывает сигнал I Ј 1, который, открывает пятые элементы И 15 -159v-пропуская сигнал « 1 и восемь разрядов служебного сигнала через вторые элементы ИЛИ 21 в соответствующую ячейку памяти блока 12. При этом с помощью четвертого инвертора 17 вырабатывается сигнал Ј О, запрещающий передачу в блок 12 других сигналов через седьмые 20, четвертые И и шестой 16 элементы И. Информация, адрес и сигнал оЈ 1 сохраняются на входе регистра 9 ровно в течение одного цикла работы блока 1.2, что соответствует обслуживанию всех

5

п ячеек памяти блока 12 и обеспечив ет запись поступившей информмции в требуемую ячейку памяти блока 12.

Запись и считывание информации в блок 12 коммутации служебных сигналов осуществлягстся- циклически с помощью тактов Ј и адреса А (фиг.1) поступающих,из счетчика 13 синхронизации. При этом на-одно обращение к блоку 12 (аналогично к блоку 1 памяти информации) производится вначале считывание информации из 1-й ячейки памяти, а затем запись в Эту .же i-ю ячейку памяти, что обеспечивает обслуживание одной (i-й) исходящей линии связи. За п обращений к блоку 12, что соответствует циклу его работы, осуществляется обслуживание всех п исходящих линий связи.

Счетчик 13 синхронизации вырабатывает также с помощью своего самого .старшего разряда сигнал р , который в течение нечетных циклов работы блока синхронизации равен 1 ( |% 1), а в течение четных циклов |} 0. Это связано с тем, что каждый разряд восьмиразрядного двоичного служебного сигнала преобразуется в биимпульсный код за два цикла работы блока 12 и счетчика 13 синхронизации, причем/вначале пре-, образуется первая половина импульса (разряда) бинарного сигнала при (3 1, а затем - вторая половина при |3 0.

Преобразование первой и второй половин каждого бита (разряда) бина ного восьмиразрядного сигнала в соответствующие импульсы биимпульсно- го сигнала производится с помощью элементов И , ИЛИ 2, инверторов 6 и 8, а также блока 12 и счетчика. 13.

При выдаче каждого нового биимпульсного БИ-кода с выхода элемента ИЛИ 2 на блок 1 памяти информации этот новый код записывается также в соответствующий разряд ячеек памяти блока 12 чере,з регистр 9. Следовательно, ячейки памяти блока 12 имеют по 10 разрядов и хранят восьмиразрядные служебные сигналы, сигнал и одноразрядный биимпульсный БИ-код/

Сигнал $ 1 сопровожлает биимпульсный БИ-код при выдаче его в блок 1, обеспечивая запись этого кода в ячейку памяти блока 1 по адресу А, поступающему из счетчика 13

,

7113И6

Сигнал запрещает запись информации в ячейки памяти блока 1 из адресно-информационной магистрали, а вместо нее записываются биимпульсный код БИ с выхода элемента ИЛИ 2 и нулевой код времени, т.е. код, состоящий из одних нулей. Ирпользо- вание нулевого кода времени объясняJQ ется тем, что служебные сигналы выдаются в исходящие линии синхронно, т.е. цикл работы равен длительности одного импульса (бита) биимпульсного служебного сигнала.

J5 Преобразование бинарных (двоичных) восьмиразрядных служебных сигналов в биимпульсные осуществляется последовательно разряд за разрядом, начиная с первого (младшего)

20 разряда. После преобразования очередного разряда служебный сигнал записывается в свою ячейку памяти блока 12 со сдвигом на один разряд в сторону младших разрядов. Поскольку

25 каждый двоичный разряд преобразуется за два цикла работы блока 12 коммутации служебных сигналов, то в / первом цикле, .когда преобразуется первая половина импульса, запись

30 двоичного восьмиразрядного сигнала в i-ю ячейку памяти блока 12 осуществляется при А 1 через седьмые элементы И 20, вторые элементы ИЛИ 21 без сдвига разрядов, а во втором

,5 цикле, когда преобразуется вторая половина (середина) двоичного импульса (разряда), запись служебного сигнала в i-ib ячечйку памяти осу- ществ ляется при /5 0 с Помощью сиг- до нала/3 1 с выхода четвертого инвертора 17 через четвертые элементы И И, вторые элементы ИЛИ .21 со сдвигом на один разряд,. Запись сигнала , в соответствующий разряд ячеек па45 мяти блока 12 осуществляется без сдвига сигналом Ј 1 с выхода пятого инвертора 18 через шестой элемент И 16 и второй элемент ИЛИ 12.

50

Формула изобретения

Устройство временной коммутации биимпульсных сигналов, содержащее последовательно соединенные блок коммутации служебных сигналов, блок памяти информации и блок распределения, каждый из выходов которого соединен с входом соответствующего блока выдачи сигналов, о т л и ч а юш. e e с я тем, что, с целью повышения помехозащищенности, введены последовательно соединенные сметчик синхронизации , первый инвертор, первый элемент И, элемент ИЛИ и регистр, а также второй и третий инверторы, второй и третий элементы И, выходы которых соединены соответственно с вторым и третьим входами элемента ИЛИ, выход которого соединен с вторым входом блока памяти информации, третий и четвертый входы которого соединены соответственно с первым и вторым входами блока коммутации слу- жебных сигналов, второй выход которого соединен с первым входом второго элемента И и через второй инвертор с вторым входом первого элемента И и первым входом третьего элемента И, второй вход которого соединен с перf

вым выходом счетчика синхронизации, вторым входом регистра и вторым входом второго инвертора, к третьему входу которого через третий инвертор подключен третий выход блока коммутации служебных сигналов, третий вхо третьего элемента И и третий вход регистра, четвертый- вход которого соединен с вторым выходом счетчика синхронизации и первым входом блока коммутации служебных сигналов четвертый выход которого соединен с пятым входом регистра, выходы которого соединены с третьими входами блока .коммутации служебных сигналов, второй вход которого соединен с третьим выходом счетчика синхронизации, Причем четвертый вход блока памяти информации соединен с шестым входом регистра.

Изобретение относится к технике цифровой коммутации. Цель - повышение помехозамещенности. Устройство содержит блок 1 памяти информации, элемент ИЛИ 2, первый 3, второй 4, третий 5 элемент И, первый 6, второй 7, третий 8 инверторы, регистр 9, блок 10 распределения, блоки 11 выдачи сигналов, блок 12 коммутации служебных сигналов, счетчик 13 синхронизации. Цель достигается за счет преобразования бинарных сигналов, поступающих от источника, в биим- пульсные, а также циклической передачи вводимой информации в течение времени, задаваемого источником. 2 ил.

Фиг.2

из St.8