Устройство для задержки импульсов Советский патент 1992 года по МПК H03K5/13 

Изобретение относится к импульсной технике и может быть использовано в устройствах измерительной и вычислительной техники в качестве управляемого устройства задержки импульсов или делителя частоты.

Целью изобретения является расширение области использования путем обеспечения дополнительного режима деления тактовой частоты и обеспечения формирования задержанных импульсов равной длительности, кратных периоду тактовых из входных сигналов как малой, так и большой длительности.

На фиг.1 представлена электрическая функциональная схема предлагаемого устройства для задержки импульсов; на фиг.2 и 3 - временные диаграммы, поясняющие его работу..

Устройство для задержки импульсов (фиг.1) содержит четырехразрядный регистр 1 сдвига, элемент ИЛИ 2, элемент НЕ 3, элемент И 4, первый... четвертый триггеры 5...8, генератор 9 тактовых импульсов, коммутатор 10, входную шину 11, управляющую шину 12 и выходную шину 13. Выход генератора 9 подключен к С-входам регистра 1 сдвига и триггера 8. Прямой и инверсный выходы триггера 8 подключены соответственно к счетным входам триггеров 7 и 6, инверсные выходы которых через элемент И 4 подключены к R-входу регистра 1 сдвига, D-вход регистра 1 сдвига через элемент НЕ 3 подключён к инверсному выходу триггера 5. Прямой выход триггера 5 подключен к R-входу триггера 8 и первому информационному входу коммутато1ра 10. SD-вход триггера В соединен с шиной 11. R-входтриггера 5 подключен к инверсному выходу триггера 6, у которого R-вход подключен к выходу коммутатора 10. Управляющий вход коммутатора 10 подключен к шине 12, второй информационный входк R-входу триггера 7 и выходу элемента ИЛИ 2. Входы элемента ИЛИ 2 подключены к выходам регистра 1 сдвига. Третий и четвертый выходы регистра 1 сдвига подключены соответственно к К- и (-входам триггера 8. Прямой выход триггера 8 подключен к шине 13.,

Устройство для задержки импульсов работает следующим образрм.

В исходном состоянии на шине 11 входной сигнал отсутствует. Триггеры 5...8 находятся в нулевом состоянии, при котором на прямых выходах присутствуют нулевые уровни, а на инверсных - единичные уровни, на выходе элемента И 4 - единичный уровень. На выходах элемента НЕ 3, регистра 1 сдвига, элемента ИЛИ 2 и коммутатора

10 - нулевые уровни. На выходе генератора 9 присутствуют тактовые импульсы. На шине 13 выходной сигнал отсутствует - нулевой уровень. На шине 12 в зависимости от режима работы устройства находится единичный или нулевой уровень.

Рассмотрим работу устройства в режиме задержки. В этом случае на шине 12 задан единичный уровень, по которому коммутатор 10 подключает прямой выход триггера 5 на свой выхо.

При поступлений на шину 11 входного асинхронного сигнала нулевого уровня (фиг.2б) любой длительности триггер 5 по S-входу устанавливается в единичное состояние (фиг.2в,г). Минимальная длительность входного сигнала определяется временем срабатывания триггера 5. В результате установки триггера 5 в единичное состояние единичный уровень прямого выхода разблокирует по R-входам триггеры 8 и 6. Нулевой уровень инверсного выхода триггера 5 (фиг.2г) инвертируется элементом НЕ 3 (фиг.2д), и на D-вход регистра 1 сдвига поступает единичный уровень, Регистр 1 сдвига по тактовым импульсам генератора 9 (фиг.2а) формирует последовательно на своих выходах единичные уровни (фиг.2е). Элемент ИЛИ 2 при появлении на первом входе единичного уровня от первого выхода Q регистра 1 сдвига снимает нулевой потенциал удержания с R-входа триггера 7 в начальном нулевом состоянии.

При появлении на третьем выходе регистра 1 сдвига единичного уровня.последний поступает на К-вход триггера 8. Триггер 8 при воздействии заднего фронта тактового импульса сохраняет свое начальное состояние. По четвертому тактовому импульсу выхода генератора 9, поступившему на С-вход регистра 1 сдвига с момента поступления входного сигнала, на четвертом выходе Од регистра 1 сдвига (фиг.2е) появляется единичный уровень, который поступает на Iвход триггера 8, По заднему фронту этого же четвертого тактового импульса триггер 8 устанавливается в единичное состояние. При этом на шиНе 13 формируется передний фронт задержанного выходного сигнала (фиг.2ж). По переднему фронту выходного сигнала шины 13 триггер7 перебрасывается в единичное состояние. На его инверсном выходе формируется нулевой уровень (фиг.2з), который проходит элемент И 4 и поступает на R-вход регистра 1 сдвига. Регистр 1 сдвигу устанавливается в начальное нулевое состояние (фиг.2е). По нулевому состоянию регистра 1 сдвига элемент ИЛИ 2 и триггер 7 возвращаются в начальное состояние. Регистр 1 сдвига аналогично по тактовым импульсам генератора 9 формирует очередную последовательность единичных уровней на своих выходах (фиг.2е). По очередному третьему тактовому импульсу (седьмому от момента появления входного сигнала) на третьем выходе Оз регистра 1 сдвига появляется единичный уровень, который поступает на К-вход триггера 8. Последний по заднему фронту третьего тактового импульса возвращается в начальное состояние. При этом на шине 13 формируется задний фронт задержанного выходного сигнала (фиг.2ж). По заднему фронту выходного сигнала шины 13 срабатывает триггер 6, перебрасывается а единичное состояние, При этом нулевой уровень инверсного выхода триггера 6 (фиг.2к} поступает на.Р-вход триггера 5 через элемент И 4 (фиг.2и) на Р-в):од регистра 1 сдвига. Регистр 1 сдвига возвращается в начальное нулевое состояние (фиг.2е). Под воздействием нулевого уровня R-входа Триггер 5 на своем инверсном выходе формирует единичный уровень (фиг.2г), который инвертируется элементом НЕ 3 в нулевой (фиг.2д) и поступает на D-вход регистра 1 сдвига. На прямом выходе триггера 5 (фиг.2в) удерживается единичный уровень до тех пор, пока не закончится действие входного сигнала. По окончании входного сигнала (фиг.2б) триггер 5 устанавливается в начальное нулевое состояние (фиг.в). По нулевому уровню прямого-выхода триггера 5 на выходе коммутатора 10 (фиг.2л) формируется Нулевой уровень, по которому триггер 6 возвращается в начальное нулевое состояние (фиг.2к). По единичному уровню инверсного выхода триггера 6 элемент И 4 (фиг.2и) возвращается в начальное положение. Начальное состояние устройства сохраняется до прихода очередного входного сигнала. Очередной входной сигнал повторяет процесс задержки и формирования выходного сигнала.

Работа устройства в режиме деления тактовой частоты (фиг.З)проходит следующим образом.

На шину 12 задается нулевой уровень, по которому коммутатор 10 производит подключение выхода элемента ИЛИ 2 на свой выход. Начальное состояние устройства аналогичное. По входному сигналу (фиг.Зб) триггер 5 (фиг.Зв.г) устанавливается в единичное состояние, элемент НЕ 3 (фиг.3д)устанавливает на выходе единичный уровень, Регистр 1 сдвига (фиг.Зе) формирует последовательно на своих выходах единичное уровни. Аналогично указанному устройство отрабатывает формирование первого выходного импульса. По заднему фронту первого выходного импульса шины 13 (фиг.Зж) триггер б перебрасывается в единичное состояние (фиг.Зк). Нулевой уровень инверсного выхода триггера 6 формирует на 5 инверсном выходе триггера 5 единичный сигнал (фмг.Зг), на вы,ходе элемента НЕ 3 нулевой сигнал (фиг.Зд), проходит через элемент И 4 (фиг.Зи). сбрасывает регистр 1 сдвига в нулевое состояние (фиг.Зе). По ну-;

0 левому состоянию регистра 1 сдвига на выходе элемента ИЛИ 2 формируется нулевой уровень (фиг.Зл), который проходит через коммутатор 10 и возвращает триггер 6 в начальное состояние (фиг.Зк), по которому

5 инверсный выход триггера 5 (фиг.Зг) и элемент НЕ 3 (фиг.Зд) возвращаются в нулевое и единичное состояние. Устройство аналогично отрабатывает последующие выходные импульсы. По окончании входного

0 сигнала устройство заканчивает деление тактовой частоты. Независимо от времени окончания входного сигнала устройство без искажений отрабатывает формирование последнего выходного импульса. Количество

5 выходных импульсов в режиме деления определяется длительностью входного сигнала. Изменяя длительность входного сигнала, можно уменьшать или увеличивать количество выходных импульсов. Во

0 время действия входного сигнала можно. управляя уровнями шины 12. исключать из выходной последовательности определенные импульсы. Величина задержки появления выходного импульса зависит от

5 выхода подключения регистра 1 сдвига к 1-входу триггера 8. Аналогично длительность задержанного выходного импульса зависит от выхода подключения регистра 1 сдвига к К-входу триггера 8. Изменяя выходы подключения регистра 1 сдвига к I- и К-входу триггера 8, можно увеличивать или уменьшать как величину задержки, так и длительность выходных сигналов. Устройство позволяет формировать импульсы -типа

5 меандр. Для этого необходимо I- и К-входы подключить к одному выходу регистра 1 сдвига. Величину задержки и длительности выходных сигналов можно изменять частотой генератора 9.

0 Таким образом, введение в устройство элемента ИЛИ. элемента НЕ, двух триггеров, коммутатора, управляющей шины и их связей позволило в режиме задержки формировать задержанные импульсы равной

5 длительности, кратные периоду тактовых из входных сигналов как малой, так и большой длительности и, кроме того, дополнить режимОм деления тактовой частоты с количеством выходных импульсов, зависящим от длительности входного сигнала. Это позволяет-расширить функциональные возможности предложенного устройства.

Формула изобретения Устройство для задержки импульсов, содержащее Ы-разрядН1 й регистр сдвига, первый триггер, установочным S-входом соединенный с входной шиной, второй триггер, инверсным выходом подключенный к входу элемента И, генератор тактовых имлупьсов и выходную шину, о т л и ч а ю щ ее с я тем, что, с целью расширения области использования путем обеспечения формирования задержанных импульсов равной длительности, кратных периоду тактовых из входных сигналов как малой, так и большой длительности и обеспечения режима деления тактовой частоты, введены Элемент НЕ, третий и четвертый триггеры, элемент ИЛИ, коммутатор и управляющая шина, подключенная к управляющему входу коммутатора, у которого первый и второй информационные входы подключены соответственно к прямому выходу первого триггера и выходу

элемента ИЛИ, выход - к установочному Rвходу второго триггера, инверсный выход которого подключен к установочному Rвходу первого триггера, счетный вход - к

инверсному выходу четвертого триггера, прямой выход которого подключен к выходной шине и счетному входу третьего триггера, инверсный выход которого через элемент И подключен к установочному Rвходу N-разрядного регистра сдвига, установочный R-вход- к выходу элемента ИЛИ, входы которого соединены с выходами Nразрядного регистра сдвига, соответствующие выходы которого подключены к

информационным 1К-входам четвертого триггера, у которого синхронный С-вход подключен к выходу генератора тактовых импульсов и синхронному С-входу N-разрядного регистра сдвига, информационный D-вход которого через элемент НЕ подключен к инверсному выходу первого триггера, прямой выход которого соединен с установочным R-входом четвертого триггера.

Изобретение относится к импульсной технике и может быть использовано в устройствах измерительной и вычислительной техники в качестве управляемого устройства задержки или делителя частоты. Цель изобретения - расширение функциональных возможностей - достигается тем. что в устройство для задержки импульсов, содержащее регистр сдвига 1. элемент И 4, триггеры 5 и 6, генератор 9 тактовых имйульсов, входную и выходную шинь! 11 и 13. введены элемент ИЛИ 2, элемент НЕ 3, триггеры 7 и 8, коммутатор 10 и управляющая шина 12. Зил.cpus,i•ч.^feCJо юСл>&

J1 JLJU1JL.|

а oiMinni Mini И I И Ml I I nnil

e n

Фиг. 3