Устройство для измерения девиации и средней частоты сигналов с линейной частотной модуляцией Советский патент 1992 года по МПК G01R23/00 

h-ЧяЁ

2.ео,( + ь«11 + ьт)ч...;в

2cos(№TJ+b«T2 + bjl)4....M

Дальнейшая обработка сигналов производится в цифровом виде. Для перехода к цифровой обработке производится преобразование амплитуд этих сигналов в параллельный двоичный код в АЦП 9 и 17, открываемых по импульсам способа, снимаемым с сумматора 21, что обеспечивает выдачу кодов амплитуды в определеные моменты времени. Число опросных импульсов выбирается равным двум, и расположе- ны они симметрично относительно середины интервала между тактовыми импульсами Тп. Считая, что средняя частота ЛЧМ-сигнала приходится на середину этого интервала, обеспечение симметрии позволяет в дальнейшем измерить среднюю частоту ЛЧМ-сигнала. Упомянутая симметрия обеспечивается совокупностью линии 20 задержки и сумматора 21, который производит сложение задержанного и незадержанного тактового импульса Утакт. Время задержки выбирается равным 2(Ti + 12), а поскольку сам исследуемый процесс задерживается на линии 1 задержки на время Ti + Та, то задержанный на 2(Ti + Та) тактовый импульс обеспечивает первый опросный импульс, который появляется через время, равное Тч + Та от момента подачи задержанного входного процесса, а незадержанный тактовый импульс (за исключением самого первого тактового импульса от момента включения) обеспечивает второй опросный импульс, который появляется раньше на время Ti + Та до окончания задержанного входного процесса. Выборки процессов в виде параллельного двоичного кода поступают на функциональные преобразователи 10 и 18 вида у 2arccos X, при этом выражения (3) и (4) имеют вид

WoT-i

2 ftfeTa

btiTv, . , .

-f- -- 3fCCQS 3j QJ

+ btrT2 + bTtaarcco8Ci (6)

2 2 4 Для вывода алгоритмов измерения девиации частоты Дй и средней частоты (О0 записывают выражения (5) и (6) относительно частоты (Оо :

, - о arccos a . f , bji,-.v

(Оо - 2 ti (7)

0 arccos с . , ЬТа.(ff.

ftb - 2 г1 + (°)

В силу равенства правых частей получают тождество

2 arccos a b Ti 2 arccos с „ЬТа

Ti2Та2

из которого следует выражение для Ь: b (Та - Ti) 0 arccosc 9 arccos a 2 Та 2 Ti

Ь :

arccos с -

Ti(T2-Ti)

Ta(Ta-Ti)

arccos a.(9)

в соответствии с (9) дальнейшая обработка заключается в умножении сигналов первого и второго каналов на постоянную

4 величину т /т - т перемножителем

4

11 и постоянную величину -.- /jч перемножителем 19 соответственно с последующим вычитанием на блоке 12 результата умножения сигнала второго канала из первого.

0

Для измерения средней частоты йЬЛЧМ-сигнала согласно алгоритма (7) производится следующая последовательность операций. Измеренная пара значений вели- 5 чины b в пределах каждого интервала между тактовыми импульсами поступает на два перемножителя 24 и 26, причем на перемножителе 24 величина b умножается на

0 постоянное число -х- , а на перемножителе

26 - на текущее время, отсчитываемое с помощью таймера 22 от тактового импульса. Отсчет текущего времени производится с таймера 22 по импульсам опроса, снимаемым с выхода сумматора 21. Сброс таймера 22 производится по импульсу, снимаемому с линии 32 задержки. Линия 32 осуществляет задержку тактового импульса на время Тл.з. тгп. Затем сигнал с выхода перемножителя 24 вычитается на блоке25 из сигнала arccos а, снимаемого с функционального преобразователя 10 после умножения его перемножителем 30 на постоянное число о 5 у- . Из полученной разности с блока 25 на

блоке 27 образуется еще одна разность с сигналом перемножения величины b на текущее время t, полученным в перемножитеQ ле 26. В результате накопления с блока 27 разностей по двум выборкам (в накапливающем сумматоре 28) и деления их пополам (в делителе 29 на два) получается измеренное значение средней частоты % . Сброс

п накапливающего сумматора 28 осуществляется по импульсу с линии 32 задержки.

Измеряемое значение Асо получается на выходе перемножителя 37 путем умножения величины b на период повторения тактовых импульсов Тп. Код b поступает на

перемножитель 37 через регистр 31. Съем- кода b с регистра 31 осуществляется по сигналу с линии 32 задержки. Величина Тп получается на выходе блока 35 как разность показаний таймера 22 At 12 - ti, где t2 и ti - временные показания таймера 22, приходящиеся на второй и первый опросные импульсы соответственно. Поскольку разность At отличается от Тп на 2(Т2 - Ti), то в сумматоре 36 вводится соответствующая поправка. Для временного совмещения кодов, приходящих на блок 35 вычитания в моменты времени ti и t2, используются блок 23 линий задержки и регистр 33 по одному входу и регистр 34 по другому входу блока 35. Съем кодов с регистров 33 и 34 осуществляется по тому же импульсу, что и с регистра 31. Задержки кодовых импульсов в блоке 23 выбираются из условия Тл.3.2 Тп.з.1.

Таким образом, предлагаемое устройство по сравнению с известным не требует осуществления ручных операций по установке и отсчету значений частоты, а выдает результаты измерений параметров ЛЧМ- сигналов на своих выходах в виде цифровых кодов.

Формула изобретения Устройство для измерения девиации и средней частоты сигналов с линейной частотной модуляцией, содержащее первые фазовращатель, сумматор и фильтр нижних частот, отл ича ю ще ее ятем, чем, с целью повышения быстродействия измерений, в него дополнительно введены второй фазовращатель, второй, третий и четвертый сумматоры, второй и третий фильтры нижний частот, первый и второй аналого-цифровые преобразователи, первый, второй, третий и четвертый блоки вычитания, накапливающий сумматор, первый и второй функциональные преобразователи, делитель на два, первый - шестой перемножители, первый, второй и третий регистры, а также таймер, вход Запуск которого объединен с тактовым входом устройства, входами второй и третьей линии задержки и вторым входом третьего сумматора, при этом вход первой линии задержки является входом устройства, а выход через последовательно соединенные блок деления, первый фазовращатель, первый сумматор, первый детектор, второй фильтр нижних частот, первый аналого-цифровой преобразователь, первый

функциональный преобразователь, первый перемножитель, первый блок вычитания, пятый перемножитель, третий блок вычитания, накапливающий сумматор и делитель на два подключен к выходу средней частоты

устройства, выход второго фазовращателя объединен с входом первого фазовращателя, вторыми входами первого и второго сумматоров, а выход через последовательно соединенные второй сумматор, третий детектор, третий фильтр нижних частот, второй аналого-цифровой преобразователь, второй функциональный преобразователь и второй перемножитель подключен к второму входу первого блока вычитания, выход

таймера объединен с вторым входом пятого перемножителя, входами блока линий задержек и третьего регистра, выход которого через последовательно соединенные четвертый блок вычитания, четвертый сумматор и шестой перемножитель подключен к выходу девиации частоты устройства, выход первого функционального преобразователя через третий перемножитель подключен к второму входу второго блока вычитания,

первый вход которого соединен с выходом четвертого перемножителя, а выход - с вторым входом третьего блока вычитания, первый вход пятого перемножителя объединен с входами четвертого перемножителя и

первого регистра, выход которого подключен к второму входу шестого перемножителя, выход блока линий задержек через второй регистр соединен с вторым входом четвертого блока вычитания, вход третьего

сумматора подключен к выходу второй линии задержки, а выход объединен с входом таймера и управляющими входами первого и второго аналого-цифровых преобразователей, выход третьей линии задержки объединен с входами сброса таймера, накапливающего сумматора и управляющими входами первого, второго и третьего регистров, вход первого детектора соединен с входом блока деления, а выход через первый фильтр нижних частот подключен к второму входу блока деления.

Изобретение может быть использовано для определения параметров сигналов с линейной частотной модуляцией. Устройство содержит линии 1, 20, 32 задержки, блок 2 деления, детекторы 3, 7, 1.5, фильтры 4, 8,16 нижних частот, фазовращатели 5,13, сумматоры 6, 14, 21, 36, аналого-цифровые преобразователи 9, 17, функциональные преобразователи 10,18, перемножители 11, 19, 24, 26, 30, 37, блоки 12, 25, 27. 35 вычитания, таймер 22, линию.20 задержки, накапливающий сумматор 28, делитель 29, регистры 31, 33, 34. 1 ил.