Троичный триггер на ТТЛ-инверторах Советский патент 1992 года по МПК H03K3/29 

Изобретение относится к импульсной технике и может быть использовано в электронных устройствах автоматики, телёмеха- . ники и вычислительной-техники.

Цель изобретения - увеличение надежности путем упрощения, повышение быстродействия и уменьшение потребляемой мощности.

На чертеже представлена принципиальная электрическая схема троичного триггера на ТТЛ-инверторах.

Троичный триггер на ТТЛ-инверторах содержит первый 1. второй 2 и третий 3 многоэмиттерные транзисторы первого типа проводимости, первый 4 и второй 5 сложные выходные инверторы на транзисторах

первого типа проводимости, включающие соответственно фазорасщепляющие транзисторы б и 7, транзисторные ключи на тран- зисторах 8 и 9, эмиттеры которых соединены с общей шиной 10 и эмиттерные повторители на транзисторах 11 и 12. Базы транзисторов 1 и 2 соединены соответственно через первый 13 и второй 14 резисторы с выходнцм выводом токового зеркала, содержащего транзисторы 15 и 16 второго типа проводимости. База транзистора 3 соединена через третий резистор 17 с входным выводом токового зеркала, который через четвертый 18 и пятый t,9 резисторы соединен соответственно с коллекторами .фазорасщепляющих транзисторов 6 и 7. Общий вывод токового зеркала соединен с шиной 20 питания, коллекторы транзисторов 1 и 2 соединены соответственно с базами фа- зорасщепляющих транзисторов 6 и 7. Первый эмиттер транзистора 1 соединен с выходом сложного инвертора бис второй выходной шиной 21, первый эмиттер транзистора 2 соединен с выходом сложного инвертора 4 и с первой выходной шиной 22, второй эмиттер транзистора 1 соединен с вторым эмиттером транзистора 2 и с первой входной шиной 23, третий эмиттер транзистора 1 соединен с первым эмиттером транзистора 3 и с второй входной шиной 24, второй эмиттер транзистора 3 соединен с третьим эмиттером транзистора 2 и с третьей входной шиной 25.

Троичный триггер на ТТЛ-инверторах работает следующим образом.

В исходном состоянии при высоких уровнях напряжения на входных шинах 23- 25 фазорасщепляющие транзисторы 6 и 7 закрыты, на входе токового зеркала нет тока, соответственно нет тока на выходе токового зеркала. Это первое устойчивое состояние. Поэтому тока через резисторы 13 и 14 нет, и транзисторы 6 и 7 закрыты.

При поступлении на входную шину 24 низкого уровня напряжения течет ток по цепи: шина 20 питания - общий и входной выводы токового зеркала - резистор 17 - переход база -эмиттер транзистора 3-вход- ная шина 24. Транзистор 1 насыщается и подсоединяет к нулевому потенциалу вход инвертора 4. На выходной шине 22 остается высокий уровень напряжения. База - коллекторный переход транзистора 2 смещается в прямом направлении, транзистор 2 открывается и ток базовой цепи транзистора подается на вход инвертора 5.-На выходной шине 21 установится низкий уровень напряжения, который будет удерживать транзистор 1 в насыщенном состоянии по- еле окончания входного импульса на входной шине 24. Открытый транзистор 7 будет поддерживать ток через резистор 19 и входной вывод токового зеркала. Поэтому будет поддерживаться выходной ток токового зеркала, который через резистор 14 и переход база - коллектор транзистора 2 будет удерживать транзистор в открытом состоянии и обеспечивать устойчивость этого состояния триггера. Таким образом триггер переключается из первого устойчивого состояния во второе устойчивое состояние.

Если триггер находится в первом устойчивом состоянии и на входную шину 25 поступает низкий уровень напряжения, то аналогичным образом триггер переключится и будет сохранять третье устойчивое состояние в силу симметрии схемы.

Если триггер находится во втором устойчивом состоянии и на входную шину 25

поступает низкий уровень напряжения, транзистор 2 насыщается и тем самым подсоединяется, к нулевому потенциалу вход сложного инвертора 5. На выходной шине 21 устанавливается высокий уровень напряжения. который подается на один из эмиттеров транзистора 1. База - коллекторный переход транзистора 1 смещается в прямом направлении и ток базовой цепи транзистора 1 поступает на вход сложного инвертора

4 и открывается транзистор 6. На выходной шине 22 устанавливается низкий уровень напряжения, который будет удерживать транзистор 2 в насыщенном состоянии после окончания входного импульса на входной шине 25.

Открытый транзистор 6 поддерживает ток через резистор 18 и входной вывод токового зеркала, выходной ток которого через резистор 13 и переход база - коллектор

транзистора 1 поддерживает транзистор 6 в открытом состоянии, обеспечивая устойчивость этого состояния триггера. Таким образом, триггер переключается из второго устойчивого состояния в третье устойчивое

состояние.

Если триггер находится в третьем устойчивом состоянии и на входную шину 24 поступает низкий уровень напряжения, то

аналогичным образом триггер переключается и будет сохранять второе устойчивое состояние в силу симметрии схемы.

Если триггер находится во втором устойчивом состоянии и на входную шину 23

поступает низкий уровень напряжения, транзистор 2 насыщается. Транзистор 1 насыщен, фазорасщепляющий транзистор 6 закрыт, закрывается фазорасщепляющий транзистор 7, исчезает ток через токовое

зеркало. После окончания входного импульса на входной шине 23 фазорасщепляющие транзисторы останутся закрытыми, так как нет тока через токовое зеркало, и на выходных шинах 21 и 22 установятся высокие

уровни напряжений. Триггер переключается в первое устойчиво.е состояние.

Если триггер находится в третьем устойчивом состоянии и на входную шину 23 поступает, низкий уровень напряжения, то

аналогичным образом триггер1 переключится и будет сохранять первое устойчивое положение в силу симметрии схемы.

В предлагаемом устройство уменьшено число связей между элементами, что упрощает устройство и топологию его интегрального i/ зготовления, а также уменьшает площадь, занимаемую на кристалле.

В первом устойчивом состоянии пред- лагаемое- устройство практически не потребляет энергии от источника питания, потому что все транзисторы триггера закрыты. Это уменьшает потребляемую мощность.

Быстродействие триггера увеличивается за счет того, что транзисторы токового зеркала работают на грани насыщения, поэтому переключаются значительно быстрее, чем инверторы, а Обратная связь замыкается через первый каскад инверторов-(фазо- расщепляющие транзисторы).

Формула изобретения

Троичный триггер на ТТЛ-инверторах, содержащий первый, второй и третий мно- гоэмиттерные транзисторы первого типа проводимости, первый и второй сложные выходные инверторы на транзисторах первого типа проводимости, включающие фазо- расщелляющий транзистор, транзисторный ключ с общим эмиттером и эмиттерный повторитель, выходы сложных выходных инверторов подключены к первому и второму выходам триггера, базы первого, второго и третьего многоэмиттерных транзисторов соединены соответственно с первыми выводами первого, второго и третьего резисторов, коллекторы первого и второго многоэмиттерных транзисторов подключены соответственно к базам фазорасщепля- ющих транзисторов первого и второго слож- ныхинверторов,коллекторы

фазорзсщепляющих транзисторов подклю 5 чены соответственно к первым выводам четвертого и пятого резисторов, первый эмиттер второго многоэмиттерного транзистора соединен с выходом первого сложного инвертора, первый эмиттер первого

0 многоэмиттерного транзистора соединен с выходом второго сложного инвертора, второй эмиттер первого многоэмиттерного транзистора соединен с вторым эмиттером второго многоэмиттерного транзистора и с

5 первой входной шиной третий эмиттер первого многоэмиттерного транзистора соединен с первым эмиттером третьего многоэмиттерного транзистора и с второй входной шиной., третий эмиттер второго

0 многоэмиттерного транзистора соединен с вторым эмиттером третьего многоэмиттерного транзистора и с третьей входной шиной, отличающийся тем, что, с целью увеличения надежности, повышения быст5 родействия и уменьшения потребляемой мощности, в него введено токовое зеркало (отражатель тока) на транзисторах второго типа проводимости, общий вывод которого соединен с шиной питания, входной вывод

0 токового зеркала соединен с вторыми выводами третьего, четвертого и пятого резисторов,-а выходной вывод соединен с вторыми выводами первого и второго резисторов.

Изобретение относится к импульсной технике и может быть использовано в электронных устройствах автоматики, телемеханики и вычислительной техники. Цель изобретения - увеличение надежности, повышение быстродействия и уменьшение потребляемой мощности.Троичный триггер на ТТЛ-инверторах, содержит три многоэмит- терных транзистора первого типа проводимости, два сложных выходных инвертора на транзисторах первого типа проводимости, включающие фазорасщепляющий транзистор, транзисторный ключ с общим эмиттером и эмиттерный повторитель, три резистора и токовое зеркало (отражатель тока) .на транзисторах второго типа проводимости. Введение TOKOBO.ro зеркала позволяет упростить троичный триггер, уменьшить потребляемую мощность, так как в первом устойчивом состоянии все транзисторы триггера закрыты. Увеличение быстродействия достигается за счет того, что транзисторы токового зеркала работают на грани насыщения. 1 ил.