ТТЛ-инвертор Советский патент 1986 года по МПК H03K19/88 

держит входной каскад 44, входной каскад 53 блокировки, фазорасп1;епительный 47 и выходной 50 каскады. Для достижения пвставленной л.ели в ТТЛинверторе шунтируются фазорасщепительный 7 и выходной 8 транзисторьц а также транзистор 34 нелинейной нагрузки фазорасщепительиого каскада 52 47 Для задания смещения разного уровня на базы шунтир 1ои1,их транзисторов введена цепь 46 смещения, содержащая транзистор 24 и резистивный делитель на резисторах 25, 26 и 27, Выходной, каскад 44 и элемент блокировки построеиы по схеме токового зеркала 1 ил.

Изобретение относится к вычислительной технике, в частности к быстродействующим цифровым схемам транзисторно-транзисторной логики (ТТЛ) в интегральном исполнении. Цель изобретения - увеличение быстродействия. ТТЛ-инвертор со сложным выходным каскадом без диодов Шоттки с ограничением насьпцения с помощью транзисторов, шунтирующих своей эмиттерно-коллекторной цепью база - коллекторные переходы переключательных транзисторов, со(Л с ю О5 (X) ю ел 1ч5

Изобретение относится к импульсной технике, в частности к быстрсдействугощим дифровым схемам транзисторнотранзисторной логики в интегральном исполнениир Целые изобретения является увеличение быстродействия устройства,, повыцение его надежности при блокировке „ На чертеже представлена принциднальная электрическая схема ТТЛ-инвертора,, ТТЛ- -ипв ерт ор на п--р-п-транзисто-рах содаржиг входн.ой каскад на первом транзисторе 1.с первьвд резистором 2 13 s i -;vepнoй цепи,, база первог TpaiisHCTopa 1 соединенас первой в:.содн(зй тиной 3,, а у ;оти1ектор соединен с и1и:ной 4 питания 5 эмиттер первого транзистора 1 через второй ре™ зистор 5 соединен с базой второго TpaiSHCTopa, С),; эмиттер которого соединен с коллектором третьего транзис тора 7 и через третий резистор 8 сое дикен с шиной 4 питания, база, третье го транзистора 7 соединена с коллектором второго транзистора 6, а з шт-тер соединен с базой четвертого тран зистора 9j эмиттер которого соединен с общей шиной 10, а коллектор - с выходной итиной 11 и с эмиттером пятого транзистора 125 каскад блокиров ки на шестом транзисторе 13, эмиттер которого через четвертьш резистор 14 соединен с общей шиной 10, а также входную шину 15 блокировки5 инверс-ную входную иину 16, соединенную через пятый цр.знстор 17 с анодом перво го диода 18;, катод которого соединен с анодом второго диода 19 и базами седьмого и восьмого транзисторов 20 и 215 коллекторы которых соединены с шиной 4 питания, эмиттер восьмого транзистора 21 соединен с базой второго транзистора 6, эмиттер седьмого транзистора 20 соединен с вторым выводом первого резистора 2, базой третьего транзистора 7 и с коллектором девятого тра -:зистора 22; эмиттер которого соединен с общей шиной 10, а база соединена.с катодом второго диода 19 и коллектором и базой десятого транзистора 23, эмиттер которого соединен с гзбщей шипой 10. база второго транзистора 6 соединена с коллектором одиннадцатого транзистора 24,.эмиттер которого соединен с обш,ей шиной Юз Л через последовательно соедин енпые шестой, седьмой и восьмой резисторы 25-27 - с общей шиной 10; база одиннадцатого транзистора 24 соединена с: точкой соединения седьмого и восьь-ого резисторов 26 и 27 , обш.ая точка соединения шестого и седьмого резисторов 25 и 26 соединена с базами двенадцатого и тринаддатого транзисторов 28 и 29, эмиттер второго транзистора 6 соединен с ба-, ЗОЙ четырн,адцат;)го транзистора 30, коллектор которого через девятый резистор 31 соедипек с шиной 4 питания и коллектором шестого трэ.нзистора 12, база которого с-оединена с эмиттером четырнадпатого транзистора 30 и через десятый рез:--1стор 32 -- с выходной шиной 11 и с эм:-1ттером тринадцатого транзистора 29-. коллектор которого соединен с базой четвертого транзистора 9 эг-гиттер третьего транзистора 7 через одиннадцатый резистор 33 соединен с базой пятнадцатого транзистора 34 Е коллектором двенадцатого транзистора 285 змкттер которого соединен с коллектором пятнадцатого тран.зистора 34 и через двенадцатый резистор 35 с базсй четвертого транзистора 9; 5 Э1Иттер пятна,дцатого транзис- тора 34 соединен с обш,ей шиной 10, коллектор третьего транзистора 7 со динен с .коллектором шестого транзи тора 13, база которого соединена с эмиттером шестнадцатого транзистора 36 и коллектором и базой семнадцато го транзистора 37, эмиттер которого через тринадцатый резистор 38 соединен с общей шиной 10, коллектор шестнадцатого транзистора 36 соединен с шиной 4 питания, а база - с коллектором восемнадцатого транзист ра 39 и коллектором и базой девятна цатого транзистора 40, эмиттер кото рого соединен с коллектором и базой двадцатого транзистора 41, эмиттер которого через четырнадцатый резистор 42 соединен с шиной 4 питания, база восемнадцатого транзистора 39 через пятнадцатый резистор 43 соединена с шиной 4 питания, а эмиттер с входной шиной 15 блокировки. Струк турно ТТЛ-инвертор Состоит из входного каскада 44 на транзисторе 1 и источника 45 тока на фиксирующих транзисторах 20 и 21 и токовом зеркале на транзисторах 23 и 22, цепочки 46 смеп1ения на транзисторе 24, фазорасщепительного каскада 47 на фазорасщепительном транзисторе 7, первом и втором элементах 48 и 49 ограничения повышения.на транзисторах 6 и 28, нелинейной нагрузке на транзисторе 34, выходного каскада 50 на эмиттерном повторителе на транзисторе 30, выходных транзисторов 12 и 9 и втором элементе 51 ограничения повышения на транзисторе 29, каскада 52 блокировки на транзисторе 13 и входного каскада 53 блокировки на транзисторах 36 и 39. Устройство работает следзтошдм образом. В состоянии логического О на входе 3 (здесь и далее при описании работы подразумевается, что на входной шине 15 блокировки также логичес кий О, блокировка рассматривается отдельно ниже) фазорасщепительный 7 и выходной транзисторы 2 заперты и на выходе 11 выходным эмиттерным пов торителем задается потенциал логической 1. Цепочка 46 смещения зада ет также низкие уровни на базе транзисторов 6, 29 и 28 ограничения насыщения, что предотвращает отпирание их переходов база-коллектор и переключение их в инверсный активный ре жиМо Источник 45 тока входного каска да 44 выполнен на токовом зеркале, входная цепь которого служит для задания смещения на базы (Ьиксирующих транзисторов 20 и 21, потенциал логического О на базе фазорасщепительного транзистора 7 фиксирован и равен Up3 - падение напряжения на прямосмещенном переходе база-эмиттер, а смещение на база-коллекторном переходе шунтирующего транзистора 6 задается равным нулю. 3 состоянии логической 1 на входе 3 фазорасщепительный и выходной транзисторы 7 и 9 включены и насыщены, потенциалы их коллекторов для ограничения глубины и насыщения фиксируются транзисторами 6 и 29. Транзисторы 30 и 12 выходного эмиттерного повторителя заперты. Опорные потенциалы на базе транзисторов 6 и 29 ограничения насьщения задаются исходя из заданных параметров шунтируемых транзисторов за счет соответствующего выбора резисторов в цепочке смещения. Состояние блокировки (или третье состояние) задается сигналом логической 1 на входной шине 15 блокировки. Ток коллектора транзистора 13 блокировки должен быть достаточным по величине, что бы за счет падения напряжения на резисторах 8 ь 2 сформировать уровень логического О на входе и инверсном выходе фазорасще- пительного каскада. Формула изобретения ТТЛ-инвертор на п-р-п-транзисторах, содержагций входной каскад на первом транзисторе с первым резистором в эмиттерной цепи, база первого транзистора соединена с первой входной шиной, а коллектор - с шиной питания, эмиттер первого транзистора о через второй резистор соединен с базой второго транзистора, эмиттер которого соединен с коллектором третьего транзистора и через третий резистор с шиной питания, база третьего ранзистора соединена с коллектором торого транзистора, а эмигтер - с базой четвертого транзистора, эмитер которого соединен с общей шиной коллектор - с выходной шиной и миттером пятого транзистора, каскад локировки на шестом транзисторе. $ эмиттер которого через четвертый резистор соединен с общей шиной, а также входную шину блокировки, о тл и ч а ю. щ и н с я тем, что, с целью увеличения быстродействия и по вышения надежности при блокировке, в него введены инверсная входная шина соединенная через пятый резистор с анодом первого диода, катод которого соединен с анодом второго диода |и базами седьмого и восьмого транзис торов, коллекторы которых соединены с шиной питания, эмиттер восьмого транзистора соединен с базой второго транзистора, эмиттер седьмого транзистора соединен с вторым выводом первого резистора, базой третьего транзистора и коллектором девятого транзистора, эмиттер которого соединен с общей шиной, а база - с катодом второго диода и коллектором и базой десятого транзистора, эмиттер которого соединен с общей шиной, база второго транзистора соединена с коллектором одиннадцатого транзисто ра, эмиттер которого соединен с общей шиной, и через последовательно соединенные шестой, седьмой и восьмой резисторы - с общей шиной, база одиннадцатого транзистора соединена с общей точкой соединения седьмого восьмого резисторов, общая точка со динения шестого и седьмого резисторов соединена с базами двенадцатог и тринадцатого транзис- оров, эмитте второго транзистора соединен с базо четырнадцатого транзистора, коллект 26 которого через девятый речист(}р соединен с шиной питания и коллектором пятого транзистора, база которого соединена с эмиттером четырнадцатого транзистора и через десятый рези.стор - с выходной шиной и эмиттером тринадцатого транзистора, коллектор которого соединен с базой четвертого транзистора, эмиттер третьего транзистора через одиннадцатый резистор соединен с базой пятнадцатого транзистора и коллектором двенадцатого транзистора, эмиттер которого соединен с коллектором пятнадцатого транзистора и через двенадцатый резистор с базой четвертого транзистора, эмиттер пятнадцатого транзистора соединен с общей шиной, коллектор третьего транзистора соединен с коллектором шестого транзистора, база которого соединена с эмиттером шестнадцатого транзистора и коллектором и базой семнадцатого транзистора, эмиттер которого через тринадцатый резистор соединен с общей шиной, коллектор шестнадцатого транзистора соединен с шиной питания, а база- - с коллектором восемнадцатого транзистора и коллектором и базой девятнадцатого транзистора, эмиттер которого соединен с коллектором и базой двадцатого транзистора, эмиттер которого через четырнадцатый резистор соединен с общей шиной, база восемнадцатого транзистора через пятнадцатый резистор соединена с шиной питания, а эмиттер, - с входной шиной блокировки.