Устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7) Советский патент 1992 года по МПК H03M7/00 

ю

| Јь

ГО О 00

Изобретение относится к вычислительной технике и может быть использовано в системах регистрации цифровых сигналов, например, на магнитно-оптических дисках.

Наиболее близким по технической сущ- ности к предлагаемому устройству является устройство, содержащее восьмиразрядный сдвигающий регистр, последовательный вход которого является информационным входом устройства, синхровход - первым тактовым входом устройства, комбинационную логическую схему, выполняющую логическую операцию c+eh+bdf+af, выход комбинационной логической схемы подключен к входу элемента памяти, синхровход которого является вторым тактовым входом устройства, а выход - выходом устройства.

Цель изобретения - упрощение устройства.

Нафиг.1 представлена функциональная схема устройства; на фиг. 2 - пример конкретного выполнения устройства.

Устройство содержит первый и второй элементы 1 и 2 памяти, сдвигающий регистр 3, вычислительные блоки 4 и 5, реализую- щие булевы функции и Ж Д+АЕ+АИ (где А, Д, Е, Д, И и К - значения логических переменных).

На фиг. 1 позициями 6, 7, 8 и 9 обозначены соответственно информационный вход и первый, второй и третий тактовые входы устройства, позицией 10 обозначен выход устройства.

Блок 4 выполнен на элементе 11 2-2И- 2ИЛИ-НЕ, блок 5 выполнен на элементе 12 2-2-2И-ЗИЛИ-НЕ.

Устройство работает следующим образом.

Входная кодовая последовательность поступает на информационный вход 6 уст- ройства синхронно с тактовой частотой, поступающей на тактовый вход 7 устройства. По фронтам тактовых импульсов кодовая последовательность продвигается по сдвигающему регистру 3, формируя на выходах его разрядов с первого по четвертый соответствующие сигналы. Блок 5, на вход которого поступают сигналы с информационного входа 6 устройства, выходов третьего и четвертого разрядов сдви- тающего регистра 3 и выхода элемента 2 памяти, формирует сигнал в соответствии с булевым выражением Д+АЕ+АИ, из которого с помощью элемента 2 памяти по фронтам тактовых импульсов, поступающих на тактовый вход 8 устройства синхронно с четными битами входной кодовой последовательности, выбирается сигнал. Блок 4, на вход которого поступают сигналы с информационного входа 6 устройства, выхода

третьего разряда сдвигающего регистра 3 и выход элемента 2 памяти, формирует сигнал в соответствии с булевым выражением АД+И, из которого с помощью элемента 1 памяти по фронтам тактовых импульсов, поступающих на тактовый вход 9 устройства, выбирается информационная последовательность.

Элемент2 памяти может быть выполнен на непрозрачном D-триггере, элемент 1 памяти может быть выполнен как на прозрачном, так и на непрозрачном D-триггере.

Формула изобретения

1.Устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7), содержащее элементы памяти и сдвигающий регистр, последовательный вход которого подключен к информационному входу устройства, синхровход сдвигающего регистра является первым тактовым входом устройства, выход первого элемента памяти является выходом устройства, отличающее- с я тем, что, с целью упрощения устройства, в него введены вычислительные блоки, реализующие соответственно булеву функцию Ж Д+АЕ+АИ и булеву функцию , где А, Д, Е, Ж, И и К - значения логических переменных, выход вычислительного блока, реализующего булеву функцию Ж Д+АЕ+АИ, подключен к информационному входу второго элемента памяти, выход которого подключен к первым входам вычислительных блоков, реализующих соответственно булеву функцию Ж Д+АЕ+АИ и булеву функцию , выход третьего разряда сдвигающего регистра подключен к вторым входам вычислительных блоков, реализующих со.ответственно булеву функцию Ж Д+АЕ+АИ и булеву функцию , третьи входы которых подключены к информационному входу устройства, выход четвертого разряда сдвигающего регистра подключен к четвертому входу вычислительного блока, реализующего булеву функцию Ж Д+АЕ+АИ, синхровходы первого и второго элементов памяти являются соответственно вторым и третьим тактовыми входами устройства, выход вычислительного блока, реализующего бу.яву функцию , подключен к информационному входу первого элемента памяти.

2.Устройство поп.1.отличающее- с я тем, что вычислительный блок, реализующий булеву функцию Ж Д+АЕ+АИ, выполнен на элементе 2-2-2И-ЗИЛИ-НЕ, выход которого является выходом блока, первый вход первого элемента И является первым

входом блока, первый и второй входы второго элемента И объединены и являются вторым входом блока, второй вход первого элемента И объединен с первым входом третьего элемента И и является третьим входом блока, второй вход третьего элемента И является четвертым входом блока.

3. Устройство по п. 1,отличающее- с я тем, что вычислительный блок, реализующий булеву функцию , выполнен на элементе 2-2И-2ИЛ И-НЕ, выход которого является выходом блока, первый и второй входы первого элемента И объединены и являются первым входом блока, первый и второй входы второго элемента И являются соответственно вторым и третьим входами блока.

Изобретение относится к вычислительной технике и может быть использовано в системах регистрации цифровых сигналов, например, на магнитно-оптических дисках. Изобретение позволяет упростить устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7). Устройство содержит элементы памяти, сдвигающий регистр, вычислительные блоки, реализующие булевы функции и Ж Д+АЕ+АИ (где, А,Д,Е,Ж,И и К - значения логических переменных), выполненные соответственно на элементах 11 и 12 2-2И-2ИЛИ-НЕ и 2-2-2И- ЗИЛИ-НЕ. 2 з.п. ф-лы, 2 ил. Ј

фцг.1