Приемное устройство адаптивного различения дискретных сигналов Советский патент 1992 года по МПК H04L27/14 

- A lc + Д- A I ( k To ) + Akc An ( k T0 ) cos

Ј. I О О

ytk

„- A kY + т- А ( k Т0 ) + т- AkC An ( k T0 ) cos .

t I о оI о

ytk

v.

(8)

Сущность изобретения: устройство содержит антенну 1, смеситель 2 высокой частоты, высокочастотный генератор.3, широкополосный фильтр 4. два смесителя 5 промежуточной частоты, два синтезатора частоты, генератор 7 псевдослучайной последовательности, два полосовых фильтра 8, два квадратичных детектора 9. два интегратора 10, четыре сумматора 11, 14, 20, делитель 12 напряжения, два перемножителя 13, блок 15 сравнения, блок поиска и синхронизации, два вы читателя Т7 и 21, инвертор 18, ограничитель 19. 1-2-4-5-8-9-10-13- 14-15, 3-2, 4-5-8-9-10-13-14-7-6-5. 7-6-5, 10- 17-18-20-21-12-13, 10-17, 17-20. 4-16, 16-7, 16-10, 16-10, 16-14. 16-15, 16-14. 12-13. 10- 11-21, 10-11. 5 ил.

перемножителя 13 II подканала

J- A I I о

напряжение, пропор

U|

(kTo)

g-Ь А Јс + J- А ( k TO ) + Т- Akc An ( k To ) COS piK t- I оIDI o

k 1.L

Нормированные напряжения UIH (8) и UIIH (9) с выходов перемножителей 13 поступают на входы соответствующих сумматоров 14 I и II подканалов. В сумматорах 14 в течение времени, равного длительности бита Те, идет накопление напряжений от всех L элементов сигнала, поэтому сумматоры 14 выполняют роль накопителей Причем при принятом предположении что передавался информационный символ Единица в сум маторе 14 I подканала идет накопление нормированных напряжений UIH (8), в сумматоре 14 II подканала идет накопление нормированных напряжений UnH (9) Сброс

напряжение, пропорциональное

(kTo)

+ Т- Akc An ( k To ) COS piK I o

(9)

накопленных напряжений в сумматорах 14 I и II подканалов на входы блока 15 сравнения в момент окончания информационного бита t Тб обеспечивается за счет подачи на вторые входы сумматоров 14 импульсов с второго выхода блока 16 поиска и синхронизации. При этом, если период следования импульсов синхронизации, поступающих на входы генератора 7 псевдослучайной последовательности, интеграторов 10. с первого выхода блока 16 поиска и синхронизации равен То. т.е длительности одного скачка частоты, то период следования импульсов синхронизации поступающих на вторые входы сумматоров 14

и блока 15 сравнения, с второго выхода блока 16 поиска и синхронизации равен LT0 Те, т.е. длительности информационного бита, За счет работы блока 16 поиска и синхронизации напряжения с выходов сумматоров 14 передаются на соответствующие входы блока 15, а сами сумматоры 14 в моменты времени t nT, (п 1,2,...) обнуливаются и готовы к накоплению напряжений при действии элементов сигнала с внутрибитовой ППРЧ следующего информационного символа. На выходе блока 15срав- нения в момент окончания информационного бита t пТе в результате сравнения напряжений, поступающих на его входы с выходов сумматоров 14 I и II подканалов, принимается решение о передаче того или другого информационного символа (Единица di или Нуль d2).

Из описания известного устройства следует, что для взвешивания элементов сигнала с внутрибитовой ППРЧ используется весовой множитель//k. обратно пропорциональный сумме напряжений, действующих в I и И подканалах (7).

1

- А 1с-bj A I (k ToH-jl Akc An 0 To)

° °(Ю)

K-1.L

Анализ существующей научно-технической литературы по оптимальному приему сигналов в адаптивных средствах радиосвязи с ППРЧ показывает, что наилучшим с точки зрения повышения их помехоустойчивости, является использование весовых множителей, обратно пропорциональных дисперсии помех на каждом скачке частоты. Применительно к используемым в настоящем тексте обозначениям оптимальный весовой множитель должен иметь вид

1

jy- A I ( k To )

Для доказательства преимущества использования весового множителя ,«kopt (11) перед весовым множителем/ (10) проанализируем отношение / kopt// k. Это отношение можно представить в виде

/ kopt/,«k q2 + 2qcos рщ+ 2, где q - отношение сигнал/помеха.

q

Akc

An ( k To )

Анализ выражения (12) показывает, что

во всех случаях, кроме и уэщ л(соз -1), отношение kopt//«k 1, и это отношение тем больше, чем больше значение q. Помехоустойчивость этого технического решения ниже по сравнению с приемными

устройствами, в которых нормирование частотных элементов сигналов с внутрибитовой ППРЧ обеспечивается весовым множителем, величина которого обратно пропорциональна дисперсии помех.

Цел ь изобретения - повышение помехоустойчивости цифровых средств радиосвязи с внутрибмтовой ППРЧ в условиях воздействия помех.

Поставленная цель достигается тем, что

в устройство, содержащее антенну, высокочастотный генератор, смеситель высокой частоты, ширкополосный фильтр, генератор псевдослучайной последовательности, два симметричных разнесенных по частоте под

канала, первый сумматор, делитель напря

жения, блок сравнения и блок поиска и синхронизации, введены первый вычита- тель, выход которого соединен с входами инвертора, ограничителя и одним из входов 30 второго сумматора, второй вход которого соединен с объединенными выходами инвертора и ограничителя, выход второго сумматора соединен с одним из входов второго вычитателя, второй вход которого соединен 35 с выходом первого сумматора, а выход второго вычитателя соединен с входом делителя напряжения. При этом каждый подканал содержит, следовательно, соединенные синтезатор частоты, смеситель промежуточно ной частоты, полосовой фильтр, квадратичный детектор, интегратор, перемножитель,- сумматор, выход которого соединен с соответствующим входом блока сравнения, выходы которого являются выходами всего 4$ приемного устройства. Причем входами каждого подканала являются входы соответствующих смесителей промежуточной частоты, которые соединены с выходом широкополосного фильтра и входом блока по- 50 иска и синхронизации. Выходы генератора псевдослучайной последовательности соединены с соответствующими входами синтезаторов частоты каждого подканала. Вход генератора псевдослучайной последова- 55 тельности соединен с одним из выходов блока поиска и синхронизации, второй выход которого соединен с одним из .входов сумматоров и входом блока сравнения. Выходы интеграторов обоих подканалов соединены с соответствующими входами первого вычитателя, а входы первого сумматора соединены с соответствующими входами перемножителей обоих подканалов. Кроме того, антенна соединена с одним из входов смесителя высокой частоты, другой вход которого соединен с выходом высокочастотного генератора, а выход смесителя - с входом широкополосного фильтра.

Введение перечисленных блоков позволяет формировать нелинейные весовые множители, обратно пропорциональные дисперсии помехи для каждого k-ro элемента сигнала, с целью адаптивного управления значениями напряжений в I и II подканалах приемного устройства для получения минимума средней вероятности ошибки.

На фиг. 3 приведена блок-схема предлагаемого устройства.

На фиг. 3 обозначено: поз. 1-16 такие как у известного устройства на фиг. 2; 17 - первый вычитатель; 18 - инвертор: 19 - ограничитель; 20 - второй сумматор: 21 - второй вычитатель.

Предлагаемое устройство содержит антенну 1, высокочастотный генератор 3, выходы которых подключены к соответствующим входам смесителя 2 высокой частоты, выход которого через широкополосный фильтр 4 подсоединен к входам двух смесителей 5 промежуточной частоты и блока 16 поиска и сихронизации, два симметричных разнесенных по частоте подканала I и II, генератор 7 псевдослучайной последовательности, первый сумматор 11, делитель 12 напряжения, блок 15 сравнения, первый и второй вычитатель 17 и 21, инвертор 18, ограничитель 19 и второй сумматор 20.

Выход первого вычитателя 17 соединен с входами инвертора 18, ограничителя 19 и второго сумматора 20, второй вход которого соединен с объединенными выходами инвертора 18 и ограничителя 19. Выход второго сумматора 20 соединен с одним входом второго вычитателя 21. выход которого соединен с входом делителя 12 напряжения, выход которого подключен к вторым входам перемножителей 13 I и II подканалов. Другой вход второго вычитателя 21 соединен с выходом первого сумматора 11, входы которого соединены с входами перемножителей 13 обоих подканалов. Выходы блока 16 поиска и синхронизации соединены с входами генератора 7 псевдослучайной последовательности и одновременно с другими входами интегратора 10 и входами сумматоров 14, объединенными и соединенными с входом блока 15 сравнения, выходы которого являются выходами всего приемного устройства. Входы первого вычитателя 17 соединены с выходами интеграторов 10 соответственно. Выходы генератора 7 псевдослучайной последовательности соединены с соответствующими входами синтеза- торов частоты в обоих подканалах.

Предлагаемое устройство работает следующим образом.

Положим, что в I подканале действует

смесь сигнала с помехой, а во II подканале - только помеха. В этом случае на выходе первого вычитателя 17 имеется напряжение, равное разности напряжений на выходах интеграторов 10 I и II подканалов:

UiB Ui-Un.

Используя полученные на выходах интеграторов 10 I и II подканалов напряжения (4) и (5). получим, что

1 2 1 UIB A Rc + у- Akc An ( k Т0 ) cos улк

(13)

,L

Напряжение Uib (13) с выхода первого вычитателя 17 поступает одновременно на вход второго сумматора 20, на вход инвертора 18, обеспечивающего изменение поступающего на его вход отрицательного напряжения на положительное и усиление этого напряжения в два раза, на вход ограничителя 19, включенного параллельно инвертору 18 и имеющего характеристику

вида (фиг.4)

Uorp -

Uex при UBX 0 ; О при ивх 0 .

(14)

Такая характеристика ограничителя 19 обеспечивает прохождение через инвертор

18напряжения в том случае, если на вхолы ограничителя 19 и инвертора 18 подается

5 отрицательное напряжение. В случае поступления на входы ограничителя 19 и инвертора 18 положительного напряжения на выходе инвертора 18 напряжение равно нулю.

0 Итак, полагаем, что на входы второго сумматора 20, инвертора 18 и ограничителя

19поступает положительное напряжение Uib (13) с выхода первого вычитателя 17. В этом случае, учитывая характеристику (14)

5 ограничителя 19, на одном входе второго сумматора 20 действует напряжение

1 2 1 UIB A Rc + f- Akc An ( k TO ) cos «JIK

I О О

k 1.L.

а на втором входе этого же сумматора 20 напряжение равно нулю При коэффициенте суммирования во втором сумматоре 20, равном 1, на его выходе имеем напряжение

и)

ТГ0 +

+ у- Akc An ( k To ) cos IK

k 1.L

Напряжение ) с выхода второго сумматора 20 поступает на один из входов второго вычитателя 21. В это же время на другой вход второго вычитателя 21 подается напряжение вида (6) с выхода первого сумматора 11. В результате на выходе второго вычитателя 21 формируется напряжение

1 2 U2b Uf) - U+12) 5Т А Јс +

т A n ( k То ) у- Akc An ( k T0 ) cos у5щ I О О

191

- тт- А Јс + Y Akc An ( k To ) cos I/JIK I о о

Y- A n ( k To ), о

(15)

k 1.L

Напряжение U2b (15) с выхода второго вычитателя 21 поступает на вход делителя 12 напряжения, на выходе которого с точностью до постоянной величины формируется напряжение

6)

Полученный оптимальный весовой множитель kopt, значение которого обратно пропорционально дисперсии помехи на каждом скачке частоты, подается на вторые входы перемножителей 13. выходное напряжение которых нормализуется в зависимости от величины мощности помех на данном скачке частоты.

Для подтверждения работоспособности предлагаемого устройства необходимо рассмотреть случай, когда идет передача элементов информационного символа Нуль. В этом случае на выходе интегратора 10 I подканала действует выборка напряжения, равного

(кТ0)(17)

О

k iTL

а на выходе интегратора 1011 подканала

U| 2Т0 А + А k T°) +

(18)

, 1

+ -г- Akc An ( k To ) cos

I о

k 1.L

Напряжения Ui (17) и DII (18) с выходов

интеграторов 10 соответствен но I и II подканалов поступают на входы первого вычитателя 17, на выходе которого формируется

напряжение

Uib U|-Un .Alc +

Ј I О

+ т Akc An ( k To ) cos wife

1 О

(19)

,L

Отрицательное напряжение Uib (19) с выхода первого вычитателя 17 поступает одновременно на один из входов сумматора 20, на вход инвертора 18 и на вход ограничите25 ля 19. Учитывая вид характеристики (14) ограничителя 19 на выходе инвертора 18. имеющего коэффициент усиления 2, формируется напряжение

Уине 2 yV-AKc + 2. lo

+ Y Akc An ( k To ) cos узпк ;

(20)

IP k 1,L,

которое поступает на второй вход второго сумматора 20. В результате на выходе второго сумматора 20 формируется напряже- 40 ние вида

12

U.f(i) Uib + Уине A kc +

(21)

+ - Akc An ( k TO ) cos k iTi.

Далее напряжение U+{2) с выхода второго сумматора 20 подается на один из входов второго вычитателя 21, на второй вход которого подается напряжение с выхода первого сумматора 11, имеющего вид

иио 2T Aic4- A(kT0) + 4- т -А|сс Ап ( k To ) COS «Jim :

I Q

,L

(22)

На выходе второго вычитателя 21 формируется напряжение

U2b U+( - ) j- АI (k То );

(23)

k 1.L

Сравнение напряжений (15) и (23) на выходе второго вычитателя 21 для двух рассмотренных случаев передачи информационного символа Единица и информационного символа Нуль означает, что они имеют одно и то же значение. Следовательно, предлагаемая схема обеспечивает формирование оптимального весового множителя

Mkopt -2

1

1

AS(kTo) (1

для каждого скачка частоты независимо от вида передаваемого информационного символа (Единица или Нуль).

Таким образом, доказательством достижения поставленной цели могут служить результаты сравнения средней вероятности ошибки на бит Ре для известного устройства (фиг.2), в котором в качестве весового множителя /4с используется величина (10)

k

А ic-Ьр A n (k T0)+-p Akc An (k To) CCSiplk

2 То

k 1,L,

и для предлагаемого устройства (фиг.З), в котором в качестве весового множителя /яь используется величина (16)

-

1

1

A(kTo) al

На фиг. 5 приведены рассчитанные с помощью ЭВМ зависимости средней вероятности ошибки на бит Ре для известного устройства (кривая 1) и для предлагаемого устройства (кривая 2) как функции отношения сигнал/помеха (Es/Gn) при четырех скачках частоты в одном бите (L 4) и отношении сигнал/внутренние шумы приемника (Es/Go), равном 13.35 дБ (что соответствует ошибке РЕО при отсутствии организованных помех).

Из сравнения зависимостей 1 и 2 на фиг. 2 видно, что предлагаемое приемное устройство практически при любом реальном отношении Es/Gn значительно эффективнее

известного устройства, вероятность ошибки в предлагаемом устройстве меньше, чем в известном.

Таким образом, при действии помех, поражающих с различной степенью элементы сигнала с внутрибитовой ППРЧ, предлагаемое устройство обеспечивает адаптивное различение информационных символов (Единица и Нуль), и повышает помехо0 устойчивость цифровых приемных устройств средств радиосвязи.

Техническая реализация вычитателей 17 и 21, инвертора 18, ограничителя 19, второго сумматора 21 не вызывает никаких со5 мнений. Эти устройства реализуются сравнительно просто на существующей элементной базе, которая широко используется в ЭВМ, средствах управления, а также технике радиосвязи и др.

0

Формула изобретения Приемное устройство адаптивного различения дискретных сигналов, содержащее два канала, каждый из которых состоит из

5 последовательно соединенных синтезатора частоты, смесителя промежуточной частоты, полосового фильтра, квадратичного детектора, интегратора, перемножителя и сумматора, выходы сумматоров обоих кана0 лов соединены с первым и вторым входами блока сравнения, выходы которого являются выходами приемного устройства, а также антенну и высокочастотный генератор, выходы которых соединены с соответствующи5 ми входами смесителя высокой частоты, выход которого через широкополосный фильтр соединен с вторыми входами смесителей промежуточной частоты обоих каналов и входом блока поиска и

0 синхронизации, первый выход которого соединен с вторыми входами интеграторов обоих каналов и с входом генератора псевдослучайной последовательности, выходы которого, соединены с соответствующими

5 входами синтезаторов частоты обоих каналов, второй выход блока поиска и синхрони- зации соединен с вторыми входами сумматоров обоих каналов и третьим входом блока сравнения, выходы интеграторов

0 каналов соединены с соответствующими входами первого сумматора, выход делителя напряжения соединен с вторыми входами перемножителей обоих каналов, отличающееся тем, что, с целью повышения

5 помехоустойчивости, в него введены два вычитателя, инвертор, ограничитель и второй сумматор, причем выходы интеграторов каналов соединены с соответствующими входами первого вычитателя, выход которого соединен с первым входом второго сумматора, второй вход которого соединен с объединенными выходами инвертора и ограничителя, вход которого соединен с выходом первого вычитателя, выход второго суммаЧастотные элементы

О

1 2

тора соединен с первым входом второго вычитателя, второй вход и выход которого соединены соответственное выходом первого сумматора и входом делителя напряжения.

основной канол

дополнительный конол

(-W

Я

J

0 4кг

4