Устройство для обучения операторов Советский патент 1992 года по МПК G09B9/00 

Изобретение относится к автоматике, в частности к устройству для обучения операторов, и может быть использовано для обучения основам вычислительной техники.

Цель изобретения - повышение точности устройства.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 управления, блок 2 предъявления информации, первый коммутатор 3 с выходами 4, блоки 5 формирования сигналов контроля, блоки 6 памяти и блоки 7 контроля гонок.

Блок 1 содержит генератор 8 одиночных импульсов, генератор 9,и 10 непрерывной последовательности импульсов, генератор 11 (нуля), переключатель 12, элементы И 13 и 14, узел 15 звуковой сигнализации, коммутатор 16, элемент ИЛИ 17, триггер 18, управляющую клавиатуру 19, регистр 20 и узел 21 контроля гонок элементов памяти.

Узел 21 содержит коммутатор 22, группу элементов 23 сложения по модулю 2, индикатор 24, блок 25 постоянной памяти, пере- , ключатель 26, триггер 27 и индикатор 28.

Блок 5 содержит коммутатор 29, логический узел 3, индикатор 31 и коммутатор 32.

Блок 6 содержит коммутатор 33, элемент 34 памяти, коммутатор 35, индикаторы 36 и 37 и узел 38 прогнозирования.

Узел 38 содержит инвертор 39, элементы И 40 и 41 и элемент ИЛИ 42.

Индикаторы 36 и 37 конструктивно объединены в узел 43 индикации, а элементы 23 - сумматор 44.

Блок 7 содержит второй 45 и третий 46 коммутаторы, первый 47, второй 48 и третий 49 триггеры, первый 50 и второй 51 ключи, элементы 52-1 - 52-3 задержки, элемент И 53, элемент И-НЕ 54 и индикатор 55,

Устройство работает следующим образом.

Обучаемый, получив задачу на синтез дискретного устройства с отсутствием гонок и набрав ма наборном поле функциональную схему разработанного дискретного устройства на основе построенной его математической модели в соответствии с обычным режимом работы размещают на наборном поле необходимое количество (по , числу выходов логического преобразователя) блоков 7. Соединяет с помощью соеди- нительных проводов (не показаны) выходы коммутаторов 32 с соответствующими вхо W

Ё

2

ON СО sO GO

дами коммутаторов 45 и выходы коммутаторов 46 блоков 7 с соответствующими входами коммутатора 16. При этом, с выходов коммутаторов 32 снимаются выходные сигналы логическою преобразователя.-Затем нажимаются переключатели 26 и 50 переводящие устройство в исходное состояние, при этом сигнал с переключателя 50 через элемент И 53 обнуляет триггер 47, если он не был обнулен с выхода триггера 48. после чего производится проверка выполнения заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, используя генератор 8 одиночных импульсов, генератор 9 и переключатель 12, подавая сигналы синхронизации через элемент И 13 на входы синхронизации элементов 34 памяти с коммутатора 3 аналогично работе прототипа (обычный режим работы).

Допустим, что входной сигнал на коммутаторе 45 имеет помеху малой длительности.

Переключатель 51 находится в положении, шунтирующем группу элементов 52.1- 52.5 задержки, подавая входной сигнал на триггер 47. В таком случае в связи с появлением Лог.О на входе первого триггера 47 произойдет его установка в единичное положение. А в третьем такте произойдет обнуление инверсного выхода триггера 47 в силу инерционных свойств логических элементов, на которых он реализован.

Появление Лог.0 чна инверсном выходе триггера 47 вызовет появление Лог.О на входе триггера 48, вследствие чего по ранее описанной причине, появится Лог.1 в 4-м такте на прямом и Лог.О в 5-м такте на инверсном выходе второго триггера 48. Отметим, что в 4-м такте на прямом и инверсном выходах триггера 48 будут Лог.1. вследствие чего на выходе элемента И-НЕ 54 в 5-м такте появится отрицательный импульс, который вызовет возбуждение синх- ровхода триггера 49, на вход которого подана Лог. 1, последующую его установку в 1, так как к этому моменту времени на входе блока 7 и приоритетном входе триггера 49 уже подана единица.

Установка триггера 49 в единичное состояние свидетельствует о наличии гоночной ситуации типа риск, в единице в логическом преобразователе исследуемого дискретного устройства.

Наряду с этим, йачиная с 5-го такта происходит установка триггера 47 в нулевое состояние, а затем и триггера 48 за счет обратной связи от инверсного выхода триггера 48 через элемент И 53; вход триггера

47, прямой выход триггера 49, вход триггера 48,

В этом случае возбуждается выход элемента ИЛИ 17, передающий разрешающий

сигнал на прямой вход триггера 18-, который переводится в единичное состояние. С прямого выхода триггера 18 подается разрешающий сигнал на второй вход элемента И 14, разрешая прохождение импульсов от генератора 10 в узел 15 звуковой сигнализации. Кроме того,- высвечивается индикатор 55. сигнализируя о наличии гоночных ситуаций в конкретном выходе логического преобразователя, а с инверсного выхода триггера 18

снимается Лог.О. блокирующий элемент И 13, останавливая работу устройства. .

После чего обучаемый проверяет правильность решения задачи, выключает питание, повторно решает задачу синтеза

дискретного устройства с отсутствием гонок в логическом преобразователе, снова набирает на наборном поле функциональную схему и затем вновь повторно проверяет выполнение заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах.

При появлении сигнала Лог.О длительностью большей 5 тактов устройство работает по-другому. Отличие заключается в том,

что в пятом татке возбуждается вход триггера 49, но установка триггера 49 в единичное состояние не происходит, так как третий триггер 49 удерживается в исходном состоянии (нулевом) за счет подачи Лог.О.

Формула изобретения

Устройство для обучения операторов, содержащее блок управления, информационные входы которого являются информационными входами устройства первой

группы, а выходы соединены с управляющими входами блока предъявления информации и с информационными входами первого коммутатора, выходы которого являются выходами первой группы устройства, блоки памяти, информационные входы которых являются информационными входами второй группы устройства, а выходы являются выходами второй группы устройства, блоки формирования сигналов контроля, инфор. мационные входы которых являются инфор- мационными входами третьей группы устройства,, а выходы являются выходами третьей группы устройства, первый триггер, инверсной вход которого соединен с выходом элемента И, а выходы подключены к

соответствующим входам второго триггера, выходы которого соединены с входами эле- мента И-НЕ, выход которого подключен к синхронизирующему входу третьего триггера, установочный вход котороголоединен с

выходом второго коммутатора, информационный вход кото рого является информационным входом устройства, а выход третьего триггера подключен к индикатору и информационному входу третьего коммутатора, выход которого является выходом устройства, при этом инверсный выход второго триггера соединен с одним входом элемента И, другой.вход которого подключен к выходу первого ключа, вход которого соединен с

0

шиной нулевого потенциала, отличающееся тем, что. с целью повышения точности устройства; оно содержит группу последовательно соединенных элементов задержки и второй ключ, входы которого соединение выходами соответствующих элементов задержки, а выход подключен к прямому входу первого триггера, при этом вход первого элемента задержки группы соединен с выходом второго коммутатора.

Изобретение относится к области автоматики, в частности к устройствам для обучения операторов, и может быть использовано для обучения основам вычислительной техники. Цель изобретения состоит в повышении точности устройства. Поставленная цель достигается введением группы последовательно соединенных элементов задержки и второго ключа. 1 ил.

Л

Шиг..1.а

Qte.1IS)