Устройство для обучения основам вычислительной техники Советский патент 1992 года по МПК G09B9/00 

Изобретение относится к учебно-лабораторному оборудованию и может быть использовано в учебном процессе, а также в конструкторских бюро для моделирования и отладки дискретных устройств, построенных на интегральных микросхемах.

Известно устройство для обучения основам вычислительной техники, содержащее пульт оператора, состоящий из генератора одиночных импульсов, генератора непрерывной последовательности импульсов, переключателя рода работ, генератора нуля, управляющей клавиатуры и блоки триггеров, блок индикации, коммутатор, наборное поле, модули логических элементов, состоящие из двух коммутаторов, логических элементов и блока индикации, модули триггеров, состоящие из двух коммутаторов, элемента памяти, индикаторов и блока прогнозирования, состоящего из инвертора, двух элементов И и элемента ИЛИ

Недостатком такого устройства являются низкие дидактические возможности за

счет отсутствия индентификации гоночных ситуаций в логическом преобразователе при моделировании дискретных устройств. Известно также устройство для обучения основам вычислительной техники, содержащее пульт оператора, блок предъявления информации (внешних входных сигналов), коммутатор, наборное поле, логические элементы и блоки памяти. Пульт оператора содержит генератор одиночных импульсов, генератор непрерывной последовательности импульсов, генератор нуля, переключатель, элемент И, управляющую клавиатуру, регистр, блок контроля гонок элементов памяти, содержащий коммутатор, группу элементов сложения по модулю 2, первый и второй индикаторы, блок постоянной памяти, переключатель, триггер, генератор непрерывной последовательности импульсов, элемент И и блок звуковой сигнализации. Логический элемент содержит два коммутатор, логический узел, индикатор. Блок памяти содержит два коммутатора, элемент памяти, два индикатора и узел

to

С

Ч

VI ел VI

го со

прогнозирования содержащий инвертор, два элемента И, элемент ИЛИ.

Недостатком такого устройства являются низкие дидактические возможности за счет отсутствия «идентификация геночннх ситуаций логического преобразователя при моделировании дискретных устройств.

Наиболее близким пи технической сущности к предлагаемому является устройство для обучения основам вычислительной тех- ники, содержащее пульт оператора, блок предъявления информации (внешних входных сигналов), коммутатор, наборное поле. логические элементы, блоки памяти и блоки контроля гонок логического преобразезаге- ля. Пульт оператора содержит генераторы непрерывной последовательности импульсов, генератор нуля, переключатель, первый и второй элементы И, узел звуковой сигнализации, коммутатор, элемент ИЛИ, триг- гер, управляющую клавиатуру, регистр и блок контроля гонок элементов памяти, содержащий коммутатор, группу элементов сложения по модулю 2, индикатор, узеп постоянной памяти, переключатель, триггер и индикатор. Логический элемент содержит первый и второй коммутаторы, логический узел и индикатор. Блок памяти содержит первый и второй коммутаторы, элемент памяти, первый и второй индикаторы и узел прогнозирования, содержащий инвертор, первый и второй элементы И и элемент ИЛИ. Блок контроля гонок логического преобразователя содержит первый и второй коммутаторы, первый, второй и третий триг- геры, переключатель, элемент И элемент И- НЕ и индикатор, причем первый выход пульта оператора соединен с соответствующими входами блока предъявления информации и с соответствующими входами первой группы наборного поля, входы группы пульта оператора являются соответствующими входами первой группы устройства, входы второй и третьей групп и выходы первой и второй групп наборного поля являют- ся СООТЕ лствующими входами и выходами устройства, входы первого коммутатора являются соответствующими входами первой группы устройства, входы группы элемента ИЛИ соединены с соответствующими выхо- дами первого коммутатора, а вход с третьим выходом пульта оператора, единичный вход триггера подключен к выходу элементе ИЛИ, нулевой вход - к четвертому выходу пульта оператора, а нулевой и единичный выходы - к первому и второму входу пульта оператора, соответственно, входы второго коммутатора являются соответствующими входами пятой группы устройства, выходы третьего коммутатора являются соответствующими выходами третьей группы устройства, первые входы элементов И соединены с выходами соответствующих переключателей, единичные входы первой группы триггеров подключены к соответствующим выходам второго коммутатора, а нулевые входы - к выходам соответствующих элементов И, нулевые входы второй группы триггеров соединены с единичными выходами соответствующих триггеров первой группы, единичные входы с нулевыми выходами соответствующих триггеров первой группы, первые входы элементов И-НЕ подключены к единичным выходам соответствующих триггеров второй группы, а вторые входы - к нулевым выходам соответствующих элементов И, установочные входы третьей груп- пы триггеров соединены с соответствующими выходами второго коммутатора, а синхровходы - с выходами соот- ветствуюш,их элементов И-НЕ, входы ограничительных элементов подключены ко входу высокого уровня напряжения устройства, а выходы - к информационным входам соответствующих триггеров третьей группы, выходы которых соединены с соответствующими входами третьего коммутатора и входами соответствующих индикаторов.

Недостатком такого устройства являются низкие дидактические возможности.

Этот недостаток обусловлен следующими обязательствами.

Технические средства прототипа позволяют фиксировать гоночные ситуации типа риск в единице на выходе логического преобразователя, однако при этом длительность импульса риска не измеряется. Поэтому обучаемому необходимо затрать достаточно много времени для оп ределения того участка схемы синтезированного дискретного автомата, который приводит к гоночной ситуации.

Целью изобретения является расширение дидактических возможностей устройства с сокращением времени отладки синтезированного дискретного автомата.

Поставленная цель достигается тем, что устройство для обучения основам вычислительной техники, содержащее пульт оператора, первый выход которого соединен с соответствующими входами наборного поля и блока предъявления информации, а второй выход, выходы первой группы и входы первой и второй группы -соответственно со вторым входом наборного поля, входами первой группы наборного поля и входами группы блока предъявления информации и соответствующими выходами наборного поля, выход которого подключен к единичному входу первого триггера, нулевой вход которого соединен с выходом элемента И, первый вход которого подключен к выходу первого переключателя, вход которого подключен к шине питания, выход второго триггера соединен со вторым входом элемента И, выход третьего триггера подключен к третьему входу наборного поля и входу индикатора, согласно изобретению введены триггеры группы, второй переключатель и индикаторы группы, входы которых соединены с единичными выходами первого триггера и соответствующих триггеров с единичными выходами первого триггера и соответствующих триггеров группы, выход наборного поля подключен к синхровходам триггеров группы, первого, второго и третьего триггеров, информационный вход второго триггера соединен с шиной питания, выход - с информационным входом третьего триггера, установочные входы третьего триггера и триггеров группы подключены к выходу элемента И, нулевой вход к второго триггера соединен с выходом первого переключателя, а единичный вход - с выходом второго переключателя, один вход которого с подключен к нулевому выходу первого триггера и единичному входу первого триггера группы, в другой вход - к нулевому выходу последнего триггера группы, а входы группы второго переключателя соединены с единичными входами соответствующих триггеров группы, кроме первого, и нулевыми выходами соответствующих триггеров кроме последнего.

На фиг.1 изображена функциональная схема предлагаемого устройства для обучения основам вычислительной техники. На фиг.2 изображены временные диаграммы работы блока контроля гонок элементов памяти. На фиг.З приведены временные диаграммы работы блока контроля гонок логического преобразователя, фиксирующие ложный отрицательный сигнал длительностью меньшей или равной 5 - и игнорирующие полезный нулевой сигнал. На фиг,4 изображена функциональная схема логического преобразователя, синтезированного обучаемым и имеющая гоночную и ситуацию типа риск в единице с длительностью ложного сигнала, равной 2 тактам. На фиг.5 представлена временная диаграмма возникновения гонок типа риск в единице с длительностью ложного сигнала, равной 2 тактам, в логическом преобразователе, синтезированным обучаемым.

Устройство для обучения основам вычислительной техники содержит пульт 1 оператора, блок 2 предъявления информации (внешних входных сигналов), коммутатор 3, наборное поле 4, логические элементы 5, блоки 6 памяти и блоки 7 контроля гонок логического преобразователя.

Пульт 1 содержит генератор 8 одиночных импульсов, генератор 9, 10 (непрерывный последовательности импульсов), генератор 11 (нуля), переключатель 12, элементы 13, 14 И, узел 15 звуковой сигнализации, коммутатор 16, элемент 17 ИЛИ.

триггер 18, управляющую клавиатуру 19. регистр 20 и блок 21 контроля гонок элементов памяти.

Блок 21 содержит коммутатор 22, группу элементов 23 сложения по модулю 2, индикатор 24, блок 25 постоянной памяти, переключатель 26, триггер 27 и индикатор 28.

Логический элемент 5 содержит коммутатор 29, логический узел 30, индикатор 31

и коммутатор 32.

Блок 6 содержит коммутатор 33, элемент 34 памяти, коммутатор 35, индикаторы 36, 37 и узел 38 прогнозирования. Узел 38 содержит инвертор 39, элементы 40, 41 И и

элемент 42 ИЛИ. Индикаторы 36, 37 конструктивно объединены в узел 43 индикации, а элементы 23 - сумматор 44.

Блок 7 содержит коммутаторы 45, 46, триггеры 47.1...47 В, 48, 49 переключатели

50, 51, элемент 52 И, индикатор 53 и группу индикаторов 54.1...54.В.

Коммутаторы 3, 16, 22,29, 32,35, 45 и 46 объединены в наборном поле 4.

Соединения осуществляются соединительными проводами, которые на фиг.1 не показаны.

Устройство для обучения основам вычислительной техники работает следующим образом.

1. Обычный режим работы.

Обучаемый, решив задачу логического синтеза функциональной схемы по заданным условиям работы, набирает ее на наборном поле 4 из блоков 5 и 6 с помощью

соединительных проводов {не показаны), соединяющих коммутаторы 3,29,32,33 и 35 в соответствии с полученной функциональной схемой.

После этого он нажимает переключатель 26 для установки триггеров 27 и 18 в нулевое положение, обеспечивающих прохождение разрешающего сигнала на элемент 13 И и запрещающего - на индикатор 28 и элемент 14 И. Для построения математической модели синтезированного автомата обучаемый г.ри помощи генератора 11 нуля устанавливается элементы 34 по входам в состояние, соответствующее коду первой строки таблицы переходов-выходов.

Это состояние в двоичном коде отображается на индикаторах 36

Затем обучаемый подает входные сигналы при помощи управляющей клавиатуры 19, при этом оегистр 20 устраняет дребезг контактов клавиатуры и воздействует через блок 2, который отображает двоичный код входного сигнала, на внешние входы автомата, подключенные к коммутатору 3. При этом узпы прогнозирования 38 воспринимают входные и выходные сигналы элементов 34. Инвертор 39 инвертирует сигнал со входа элемента 34, элемент 40 производит опе- рацию логического умножения над сигналами, поступающими с выхода инвертора 39 и выхода элемента 34. Элемент 41 производит операцию логического умножения над сигналами элемента 34. Элемент 42 производит операцию логического сложения сигналов, поступающих с выходов элементов 40 и 41.

Реализованная функция принимает значение логического нуля в том случае, если элемент в следующем такте установится в нулевое состояние, при этом индикатор 27 не горит, а значение логической единицы - в противном случае, при этом индикатор 27 горит. Поэтому считывая информацию по индикаторам 27, обучаемый получает двоичную информацию, отмечаемую в каждой клетке таблицы переходов-выходов без дополнительных операций, только путем изменения комбинации входных сигналов. Это позволяет получить математическую модель синтезированного автомата, во время построения которого обучаемый производит отладку автомата, используя дополнительно индикаторы 31, отображающие выходные состояния каждого из узлов 30. Затем производится проверка выполнения заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, используя генератор 8 одиночных импульсов, генератор 9 и переключатель 12, подавая сигналы синхронизации через элемент 13 И на входы синхронизации элементов памяти 34 с коммутатора 3.

Таким образом, работа устройства происходит аналогично работе прототипа.

2. Режим анализа правильности решения задачи безгоночного кодирования.

Обучаемый, набрав на наборном поле 4 из блоков 5 и 6 функциональную схему разработанного дискретного устройства-с решением задачи безгоночного кодирования в элементах памяти и построив его математическую модель в соответствии с обычным

режимом работы, соединяет с помощью соединительных проводов (не показаны) первый и второй выходы коммутаторов 35 второй группы устройства с соответствующими парами входов коммутатора 22 блока 21 контроля гонок элементов памяти. При этом с первых выходов коммутаторов 35 второй группы устройства снимаются сигналы соответствующие последнему (прогнозиру0 емому) состоянию триггеров 34, а со вторых выходов коммутаторов 35 второй группы устройства снимаются сигналы, соответствующие текущему состоянию триггеров 34. Затем, нажав переключатель 26, пере5 водит триггеры 27 и 18 в исходное (нулевое) состояние. В результате чего с прямого выхода триггера 18 снимается нулевой (запрещающий) сигнал на элемент 14 И, а с инверсного выхода - единичный сигнал на

0 элемент 13 И, разрешая работу устройства. С прямого выхода триггера 27 снимается нулевой сигнал, поэтому индикатор 27 не высвечивается. После этого производится проверка выполнения заданных условий ра5 боты синтезированного автомата в синхронном ручном и автоматическом режимах, используя генератор 8 одиночных импульсов, генерьтор 9 и переключатель 12, подавая сигналы синхронизации через элемент

0 13 И на входы синхронизации элементов памяти 34 с коммутатора 3 аналогично работе прототипа (обычный режим работы).

Допустим, элемент памяти 34 блока 6.1 переходит из единичного текущего состоя5 ния (фиг,2а) в нулевое следующее состояние (фиг.26). В то время, как элемент памяти 34 блока 6.2 (не показан) остается в нулевом состоянии как в очередном (фиг.2в), так и в следующем (фиг.2г), и все остальные тригге0 ры 34 блоков 6 не меняют своего состояния. Тогда лишь на выходе элемента 23.1 сложения по модулю 2 появляется единичный сигнал (фиг.2д), который поступает на вход узла 25 постоянной памяти, высвечивая при этом

5 соответствующий светодиод индикатора 44. Однако, поскольку на всех остальных входах блока 25 постоянной памяти присутствуют сигналы логического нуля, то на его выходе формируется сигнал логического нуля

0 (фиг.2ж) поэтому триггер 27 остается в нулевом (исходном) состоянии (фиг.2з), разрешая прохождение сигналов от генераторов 8 и 9 через переключатель 12 и элемент 13 И (фиг.2л) для работы устройства.

5 Однако, если обучаемый при построении функциональной схемы автомата допустил ошибку, которая при проверке прохождения сигналов приводит к одновременному изменению состояния более, чем одного элемента памяти 34, например, блок

61 и 62, т.е. элемент 34 блока 61 переходит из единичного состояния в нулевое (фиг.2а. б), а элемент 34 блока 62 переходит из нулевого состояния в единичное (фиг.2в, г), то на выходах соответствующих им элементов 23 сложения по модулю 2 блока 21 контроля гонок элементов памяти (элемент 232 на фиг.1 не показан) появляются сигналы логической единицы (фиг.2д, е), поступающие на соответствующие входы блока 25 постоянной памяти и высвечивающие соответствующие диоды индикатора 24. Блок 25 постоянной памяти запрограммирован таким образом, что при поступлении на его входы двух или более единичных сигналов в любой комбинации приводит к появлению на его выходе единичного сигнала (фиг.2ж), который переводит триггер 27 в единичное состояние (фиг.2з), высвечивая индикатор 28.

В этом случае через элемент 17 ИЛИ возбуждается прямой выход триггера 18, который подает разрешающий сигнал на второй вход элемента 14 И, разрешая прохождение импульсов от генератора 10 (фиг.2и) в узел 15 звуковой сигнализации (фиг.2к).

При этом сигнал логического нуля с инверсного выхода триггера 18 снимает разрешение на прохождение импульсов от генераторов 8 и 9 на блок коммутации 3 через схему 13 И (фиг.2л), блокируя тем самым работу автомата. После этого обучаемый проверяет правильность решения задачи, выключает питание, повторное решает задачу синтеза, снова набирает на наборном о поле функциональную схему и затем вновь проверяет выполнение заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах.

Таким образом, работа устройства происходит аналогично работе прототипа.

3. Режим анализа отсутствия факта гонок в логическом преобразователе типа риск в единице.

Обучаемый, получив задачу на синтез дискретного устройства с отсутствием гонок в логическом преобразователе и набрав на наборном поле 4 из блоков 5 и 6 в функциональную схему разработанного дискретного устройства на основе построения его математической модели в соответствии с обычным режимом раооты размещает на наборном поле необходимое количество по числу выходов логического преобразователя блок 7 контроля гонок логического преоб- разователя. Соединяет с помощью соединительных проводов (не показаны) выходы коммутаторов 32 с соответствующими

входами коммутаторов 45 и выходы коммутаторов 45 блоков с соответствующими входами коммутатора 16 пульта 1 оператора. При этом с выходов коммутаторов 32 снимаются выходные сигналы логического преобразователя. Затем, проанализировав дискретный автомат, обучаемый оценивает количество пар логических элементов, на которых может быть задержан сигнал, и пе0 реводит переключатель 51 в соответствующее положение. Допустим, обучаемый оценил, что сигнал может быть задержан на 10 элементах, и поэтому устанавливает переключатель 51 в пятое положение, подклю5 чив тем самым инверсный выход триггера 47.5 группы к приоритетному входу установки в единичное состоянии триггера 48 (триггер 47.5 на фиг.1 не показан). Затем нажимаются переключатели 25 и 50, перево0 дящие устройство в исходное состояние, при этом сигнал с переключателя 50 через элемент 52 И обнуляет триггеры 47.1 ...47.В, 48,49, если они не были у обнулены с выхода триггера 48, после чего производится про5 верка выполнения заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, используя генератор 8 одиночных импульсов, генератор 9 и переключатель 12,

0 подавая сигналы синхронизации через элемент 13 И на входы синхронизации элементов памяти 34 с коммутатора 3 аналогично работе прототипа (обычный режим работы). Допустим, что входной сигнал на комму5 таторе 45 имеет форму, показанную на фиг.З, а с длительностью логического нуля равной 4 тактам. В таком случае в связи с появлением логического нуля на приоритетном входе установки в единичное состояние

0 первого 47,1 триггера группы произойдет его установка в единичное положение (такт 2,фиг.3а-б), при этом высвечивается первый 55.1 индикатор группы, а в третьем такте произойдет обнуление его инверсного вы5 хода в силу инерционных свойств логических элементов, на которых он реализсван (такт 3, фиг.За-в).

Появление логического нуля на инверсном выходе триггера 47.1 вызовет появле0 ние логического нуля на приоритетном входе установки в единичное состояние триггера 47.2, вследствие чего, по ранее описанной причине, появляется логическая единица в 4 такте на прямом с высвечивани5 ем второго 54.2 индикатора группы в логический нуль в 5 такте на инверсном выходах второго 47.2 триггера группы (фиг.За-г, д), соответственно.

Но поскольку в следующем 5 такте восстанавливается единичный сигнал (фиг.За-а)

на выходе коммутатора 4 воздействующий нэ синхровход триггера 49, а на его информационном входе постоянно присутствует сигнал логической единицы; по последний переводится в единичное состояние (фиг,За- е) с высвечиванием индикатора 53, сигнализируя о наличии гоночной ситуации типа риск в единице в конкретном выходе с логического преобразователя исследуемого дискретного устройства. При этом высве- ченные два индикатора 54,1 и 54.2 группы сигнализируют о том, что сигнал логического нуля имеет длительность, равную 4 тактам, т.е. высвечивание каждого индикатора группы соответствует длительности сигнала логического нуля, равной 2 тактам.

В этом случае возбуждается выход элемента 17 ИЛИ, который подает разрешающий сигнал на прямой вход триггера 18, который переводится в единичное состоя- ние (фиг.За-н). С прямого выхода триггера 18 подается разрешающий сигнал на второй вход элемента 14 И (фиг.За-п), разрешая прохождение импульсов от генератора 10 (фиг.За-о) в узел 15 звуковой сигнализации, а с инверсного выхода логический нуль, блокирующий элемент 13 И (фиг.За-р) останавливая работу устройства

После чего обучаемый проверяет правильность решения задачи, включает пита- ние, повторно решает задачу синтеза дискретного устройства с отсутствием гонок в логическом преобразователе, снова набирает на наборное поле функциональную схему и затем вновь повторно проверяет выполнение заданных условий работы синтезированного автомата в синхронном ручном и автоматических режимах.

При появлении логического нуля большей длительности, например, равной 13 тактам, соответствующего полезному сигналу, устройство работает по другому (фиг.Зб). Отличие заключается в том, что появление логического нуля на инверсном выходе пятого 47.5 триггера группы вызовет появле- ние логического нуля через переключатель 51 на приоритетном входе установки в единичное состояние триггера 48, на синхровход которого подан сигнал логического нуля переводящие триггер 48 в единичное состо- яние (фиг.Зб-л) с инверсного выхода которого сигнал логического нуля (фиг,3б-м) через элемент 52 И переводит триггеры 47.1...47, В в исходное (нулевое) состояние. При этом индикаторы группы 54.1...54.В не успевают высветиться из-за своих инерционных

свойств. Появляющийся затем с выхода первого коммутатора 45 передний фронт сигнала логической единицы (такт 14, фиг.За-б) не переводить триггер 49 в единичное состояние, т.к. на его информационном входе с инверсного выхода триггера 48 подан сигнал логического нуля, В то же время триггер 48 переводится в исходное состояние. Формула изобретения Устройство для обучения основам вычислительной техники, содержащее пульт оператора, первый выход которого соединен с соответствующими входами наборного поля и блока предъявления информации, а второй выход - выходы первой группы и входы первой и второй групп - соответственно с вторым входом наборного поля, входами первой группы наборного поля и входами группы блока предъявления информации и соответствующими выходами наборного поля, выход которого подключен к единичному входу первого триггера, нулевой вход которого соединен с выходом элемента И, первый вход элемента И подключен к выходу первого переключателя, вход которого подключен к шине питания, выход второго триггера соединен с вторым входом элемента И, выход третьего триггера подключен к третьему входу наборного поля, и входу индикатора, отличающееся тем, что, с целью расширения дидактических возможностей устройства, в него введены триггеры группы, второй переключатель и индикаторы группы, входы которых соединены с единичными выходами первого триггера соответствующих триггеров группы, выход наборного поля подключен к син- хровходам триггеров группы, первого, второго и третьего триггеров, информационный вход второго триггера соединен с шиной питания, выход - с информационным входом третьего триггера, установочные входы третьего триггера и триггеров группы подключены к выходу элемента И, нулевой вход второго триггера соединен с выходом первого переключателя, а единичный вход- с выходом второго переключателя, один вход которого подключен к нулевому выходу первого триггера и единичному входу первого триггера группы, другой вход - к нулевому выходу последнего триггера группы, а входы группы второго переключателя соединены с единичными входами соответствующих триггеров группы, кроме первого, и нулевыми выходами соответствующих триг- гзров, кроме последнего

5«./

-ч«.г

ц

0/rr+tS-t

««

5-1

a

Изобретение относится к учебно-лабораторному оборудованию и может быть использовано в учебном процессе, а такж в конструкторских бюро для моделирования и отладки дискретных устройств, построенных на интегральных микросхемах. Устройство позволяет расширить дидактические возможности. Устройство содержит пульт оператора, блок предъявления информации (внешних входных сигналов), коммутатор, наборное поле, логические элементы, блоки памяти и блоки контроля гонок логического преобразователя 5 ил.

TT.--T T.Y---T

3

«

Ffl

il I

ч i- -i ге/

ru

. 9ui, /

XX

Ш 1

su

(9J

f/

rf

1-J C

t- Л -us

.

I

5

4

m

EJ

-j -j

СЛ

-J ю со

/

ик

fiN

d e

к