Дискретное фазосдвигающее устройство Советский патент 1992 года по МПК G01R25/04 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматического управления и контроля в каналах цифровых следящих систем.

Наиболее близким к предлагаемому является ФСУ, которое содержит опорный генератор, формирующий на своем выходе тактовые импульсы (q - скважность), два делителя частоты с одинаковым коэффициентом деления (К), логическую схему И, подключенную к выходам соответствующих разрядов первого делителя частоты, регистр памяти кода фазы и блок синхронизации. Вход первого делителя частоты соединен непосредственно с выходом опорного генератора, а вход второго делителя частоты соединен с выходом опорного генератора через инвертор. Это обеспечивает постоянный сдвиг на 1/2F (F - частота тактового генератора) моментов переключения первого и второго делителей частоты. Выходы первого и ьторого делителей частоты являются соответственно первым и вторым (управляемым и неуправляемым) выходами устройства. Блок синхронизации предназначен для предотвращения сбоев ФСУ во время переходного процесса при изменении кода фазы, что обусловлено асинхрон- ностью входных сигналов Запись и Пуск сигналу опорного генератора.

Принцип действия ФСУ, основан на однократном изменении коэффициента деле-о ния второго делителя частоты при изменении кода в регистре памяти.

Как следует из принципа действия ФСУ его разрешающая способность Ду составляет 360/К.

Таким образом, целью изобретения является увеличение разрешающей способности ФСУ по управлению дискретным сдвигом фазы (уменьшение величины дискрета фазы) без соответствующего увеличения частоты опорного генератора.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 - структурная схема блока синхронизации; на фиг. 3 и 4 - временные диаграммы сигналов в характерных точках устройства.

Дискретное фазосдвигающее устройство (фиг. 1) содержит опорный генератор 1, делитель 2 частоты, элемент И 3, инвертор

(Л

С

х| ел

00 СЛ 00

го

4, первый, второй и трешй регистры 5-7 памяти, группу 8 ключей, блок 9 синхронизации.

Выход делviтеля 2 частоты является первым выходом устройства. Точка соединения выходов группы 8 ключей является вторым выходом устройства.

Блок 9 синхронизации (фиг. 2) содержит регистр 10 памяти, группу 11 ключей, инверторы 12,13, первый и второй D-триггеры 14, 15.

Сущность изобретения заключается в том, что посредством двух регистроз памяти, тактовые сигналы кошрых смещены во времени на 1 /2 F (F - частота опорного генератора) формируется 2К импульсных периодических последовательностей таким образом, что сдвиг фаз между двумя соседними последовательностями составляет 360°/2К. Группой из 2К ключей осуществляется подкточение одной из последовательностей к выходу устройства. Выбор импульсной последовательности осуществляется заданием требуемого кода в буферный регистр (регистр фазы), выходы соответствующих разрядов которого соединены с управляющими входами соответствующих ключей. Посредством блока синхронизации поддерживается непрерывность фазы выходного сигнала при смене информации (кода фазы) на входе устройства.

Дискретное фазосдвигающее устройство работает следующим образом.

За исходное состояние примем такое, при котором оба триггера блока 9 синхронизации находятся в состоянии Ноль, в одном из разрядов регистра 5 (например, в первом разряде) записан код лог.Г, в остальных ра-з,очдах лог.О.

При этом первый ключ группы 8 ключей замкнут (остальные ключи разомкнуты) и через него выход первого разряда регистра 7 подключен к второму выходу устройства.

На выходе элемента И 3 периодически один раз за период выходного сигнала делителя 2 частоты формируется импульс, длительность которого равна периоду опорного генератора 1 (фиг. За,в). Коэффициент делителя 2 равен К. Таким образом, скважность (q) импульсов на выходе схемы 3 равна q К. Этот сигнал поступает на вход первого разряда регистра б, тактовый сигнал которого при помощи инвертора 4 смещен на Т/2 (Т - период сигнала опорного генератора 1) по отношению к тактовому сигналу делителя 2 (фиг. 36). При этом сигнал на выходе первого разряда регистра 6 повторяет сигнал на его входе со смещением в сторону запаздывания на Т/2 (фиг, 3

Д1). Выход первого разряда регистра 6 сое- диен с входом первого разряда регистра 7, запись в который происходит по переднему фронту тактового импульса, поступающего

с выхода генератора 1 (фиг. За, д). За счет временного сдвига на Т/2 тактовых импульсов регистров 6 и 7 выходные сигналы соответствующих разрядов сдвинуты на Т/2 по отношению к их входным сигналам. Таким

образом регистры б и 7 формируют (2К-1) периодических импульсных последовательностей (фиг. Зд1...дт), сдвинутых одна относительно другой на Т/2.

Функциональные блоки из генератора

1, делителя 2, элемента И 3, инвертора 4, регистров 6, 7 памяти с соответствующими связями эквивалентны многофазному мультивибратору (2), выходами которого в порядке возрастания фазы

являются: 1 разряд регистра 7 (р 0), 2 разряд регистра 6 (р 360°/2К), 2 разряд регистра 7 (у 360°/2K 2),...1 разряд регистра 6 (р 360°/2К (2К-1).

Сигналы с этих выходов поступают на

входы соответствующих ключей группы 8 управляемых выходным сигналом регистра 5. Выбор (задание) требуемой фазы осуществляется замыканием одного из 2К ключей группы (остальные ключи разомкнуты). Это

достигается записью соответствующего кода в регистр 5 - в одном разряде лог.1, в остальных разрядах лог.0.

Приведенные на фиг. 3 временные диаграммы соответствуют ФСУ с и дискретом фазового сдвига Д# 360/2К 45°. В этом ФСУ регистр 6 четырехразрядный, регистр 7 - трехразрлдный, блок 8 содержит 8 ключей, регистр 5 - восьмиразрядный..Делитель 2 частоты выполнен на основе двухразрядного двоичного счетчика. За начало отсчета принят передний фронт выходного сигнала генератора 1, соответствующий комбинации 00 делителя 2 частоты.

В общем случае диапазон фаз ФСУ в

пределах одного фазового цикла (360°) составляет 2К дискретных значений. МиниА360

мальныи дискрет фазы - nv

Обозначим через р и рг текущее и новое значения фаз.

(pi -ф +Др,

(D

где приращение фазы, которое может быть как положительным, так и отрицательным.

ф, р2 и Лу могут быть выражены числом минимальных дискретов фазы ЈWtn. тогда

(р h ,

ф1 Армии 12 , 13,

где 0...(2К-1)для pi и 1 0... (2К-4)для . Из (1) и (2) получим

I2 il + l3

Здесь Ii и 2 имеют смысл порядковых номеров замкнутых ключей в группе 8, соответствующих фазам р и р2 , а з - число минимальных дискретов фазы АГ/ЭМИН .соответствующее приращению фазы Др.

При задании кода г в регистр 10 необходимо учитывать цикличность фазы, из чего следует, что при Др 0 и значениях h. вычисленных по формуле (3), превышающих (2К-1), из полученного результата необходимо вычитать величину 2К, а при Др 0 и получении при вычислении по формуле 3 отрицательного результата к нему необхо- димо прибавить величину 2К,

Пример. Пусть К 16, И 28, 1з 5, тогда 2К 32. 2К-1 31,

l2 ii + 1з 28 + 5 33,

так .

Для нахождения номера замкнутого ключа из значения г необходимо вычесть число2К 32.35

12 33-32 1, что соответствует фазе выходного сигнала ФСУ рг Армии 12-360/2К-1 11,25°,т.е. новому значению соответствует ключ с номе- ром 1.40

Рассмотрим числовой пример с отрицательной величиной Др. К 16,11 3. Др ,Оз -5)

i2 ii + l3 3-5 -2,45

так как 2 0, то для нахождения номера замкнутого ключа к значению г необходимо прибавить число 2К

,50

12 12 + 2к -2 + 32 30,

что соответствует фазе выходного сигнала ФСУ

,55

р2 Дрмин ,25° -30 337.5°.

При некоторых применениях ФСУ. например, в цифровых следящих системах, возникает необходимость поддержания не5

10

15®2

30

35

40

45

50

55

прерывности фазы сигнала на его выходе, т.е. при дискретном изменении фазы р2 pi + Др (где pi и р2 - старое и новое значения фазы, Др - фазовый сдвиг) должна быть исключена возможность самопроизвольного добавления или потери целого числа циклов. При некоторых применениях указанные требоозния по непрерывности фазы должны выполняться как при положительном, так и при отрицательном знаке прекращения фазы Др.

Как уже указывалось непрерывность фазы (в указанном смысле) обеспечивается блоком 9 синхронизации, который работает следующим образом.

Блоком синхронизации (вых.1) форг и- руется импульс записи регистра 5, по переднему фронту которого в регистр переписывается информация (код фазы) из первой группы разрядов регистра 10 блока 9. Условие непрерывности фазы будет выполняться, если во время записи информации в регистр 5 логические уровни сигналов на информационных входах коммутируемых ключей группы 8 будут одинаковы (например, лог.0).

В этом случае отсутствует переходный процесс на выходах ключей. Для этой цели во вторую группу разрядов регистра 10 с шины кода одновременно с информацие и о фазе выходного сигнала ФСУ записывя ся информация о временном положении переднего фронта, формируемого блоком 9 импульса записи.

В блоке 9 имеется группа 11 ключей, аналогичная группе 8 ключей устройства. Одноименные информационные входы обеих групп ключей соединены. Управляющие входы ключей 11 соединены с выходами соответствующих разрядов регистра 10. °

Информацией о временном положении импульса записи регистра 5 является код номера замыкаемого ключа из группы 11. При этом необходимо учитывать знак приращения фазы.

При Atf 0 номера замыкаемых ключей групп 8 и 11 одинаковы и соответствуют новому значению фазы f 2При Ду 0 номер замыкаемого ключа в группе 11 должен соответствовать значению фазы р, т.е. старому значению фазы выходного сигнала.

По переднему фронту импульса записи, поступающего на вход 1 блока 9 в регистр 10 с шины кода записывается информация о фазе выходных сигналов ФСУ (первая группа разрядов) и моменте времени смены фазы (вторая группа разрядов). При этом происходит переключение ключей группы

11, и на вход инвертора 12 поступают импульсы из 2К выбранных последовательностей.

По заднему фронту импульса записи в D-триггер 14 записывается лог.1, которая по заднему фронту импульса на выходе группы 11 ключей будет записана в D-триггер 15, а триггер 14 по входу R будет установлен в ноль. Переход D-триггера 15 из состояния лог.0 в состояние лог. Т соответствует переднему фронту формируемого на его выходе импульса записи регистра 5 (фиг. 4л). При этом выполняется условие непрерывности фазы - в момент переключения входные сигналы переключаемых ключей (фиг. 4д2, ДБ) одинаковы (лог. О). Задним фронтом следующего импульса на выходе группы 11 ключей в триггер 14 будет записан лог. О, что соответствует исходному состоянию блока 9 синхронизации. После этого устройство готово к новому циклу фазового сдвига.

Диапазон фазовых сдвигов ФСУ, в котором обеспечивается непрерывность фазы, составляет ... (360°-3 ).

Таким образом, предлагаемое устройство обеспечивает минимальный дискрет фазового сдвига, равный 360°/2К, т.е. его разрешающая способность вдвое больше, чем у известного устройства.

Устройство также позволяет сохранять непрерывность фазы выходного сигнала в широком диапазоне фазовых сдвигов.

Формула изобретения

1. Дискретное фазосдвигающее устройство, содержащее последовательно соединенные опорный генератор и делитель частоты с коэффициентом деления К, выход которого является первым выходом устройства, элемент И, входы которого соединены с выходами соответствующих разрядов делителя частоты, инвертор, вход которого соединен с выходом опорного генератора, первый регистр памяти и блок синхронизации, первый и второй выходы которого соединены соответственно с тактовым и информационным входами первого регистра памяти, первый и второй входы блока синхронизации соединены соответственно с шинами записи и кода, отличающий- с я тем, что, с целью увеличения разрешающей способности, в него введены второй

К-разрядный и третий (К-1)-разрядный регистры памяти, тактовые входы которых соединены соответственно с выходом и входом инвертора, К-1 первых выходов второго регистра соединеныс одноименными входами третьего регистра, 1-е выходы третьего регистра соединены с (1+1)-ми входами второго регистра и соответствующими нечетными разрядами третьего входа блока симхронизации, первый информационный вход второго регистра соединен с выходом элемента И и (2К-1)-м разрядом третьего входа блока синхронизации, группа из 2К ключей, выходы которой соединены вторым выходом устройства, управляющие входы соединены с выходами соответствующих разрядов первого регистра памяти, нечетные информационные входы, кроме (2К-1)-го, соединены с соответствующими информационными выходами третьего регистра памяти, а (2К-1)-й вход соединен с выходом элемента И, четные информационные входы группы ключей, кроме 2К-го, соединены соответственно с вторым и последующими

выходами второго регистра памяти и соответствующими четными разрядами третьего входа блока синхронизации, а 2К-й вход соединен с первым выходом второго регистра и 2К-м разрядом третьего входа блока

синхронизации.

2. Устройство по п.1, о т л и ч а ю щ е е- с я тем, что блок синхронизации содержит группу из 2К ключей, информационные входы которых являются третьим входом блока,

регистр памяти, вход записи и информационный вход которого является соответственно первым и вторым входами блока синхронизации, а первая и вторая группы выходов разрядов регистра являются соответственно вторым выходом блока синхронизации и управляющими входами соответствующих ключей, первый и второй D-триггеры, первый и второй инверторы, входы которых соединены соответственно с

первым входом блока синхронизации и с выходами ключей, а выходы - соответственно с тактовыми входами первого и второго D-триггеров, информационный вход первого D-триггерз соединен с входом логической

единицы, его установочный вход соединен с выходом второго D-триггера и первым выходом блока синхронизации, а выход первого D-триггера соединен с информационным входом второго D-триггера.

CN

со ю со

Ю

вх.г(шино„ход:}

(запись) Щиг.Ј

а

плташшллллллл

n/I и1ЛШШЛЛ 1ШЖГ1Ш1Г1

Использование: импульсная техника, в устройствах автоматического управления и контроля в каналах цифровых следящих систем. Сущность изобретения: устройство содержит: опорный генератор, делитель частоты, логическую схему И, инвертор, 3 регистра памяти, группу ключей, блок синхронизации. 4 ил.

jffMfaj/m ключ

V Зэмкнут ключ Уг

г-

U

А