Устройство для сопряжения двух магистралей Советский патент 1992 года по МПК G06F13/14 G06F11/20 

Изобретение относится к соединению запоминающих устройств и устройств ввода-вывода или процессоров и управлению запросами для взаимных отсылок и может быть использовано в многомашинных и многопроцессорных вычислительных системах.

Известно устройство для сопряжения двух магистралей, содержащее блок памяти, коммутаторы магистралей, регистры адреса, блок коммутаторов (в состав которого входят дешифраторы зоны, генератор импульсов, триггеры, элемент НЕ, элементы И).

Недостатком известного устройства является низкая надежность.

Известен метод повышения надежности резервированием с использованием двух однотипных устройств.

К недостаткам такого устройства, содержащего память, относится невысокая скорость обмена информацией из-за необходимости двух циклов записи информации: в основное и резервное устройства.

Цель изобретения - повышение надежности устройства и скорости обмена информацией.

Надежность устройства повышается за счет резервирования с использованием двух однотипных устройств

Скорость обмена информацией повышается за счет обеспечения записи информации в основное и резервное устройство за один цикл записи

Это достигается тем, что в устройство для сопряжения двух магистралей содержащее первый блок сопряжения, состоящий из двух узлов обмена, узла коммутации и узла приоритета, причем первая магистраль соединена с первым входом-выходом первого узла обмена, второй вход-выход которого соединен с первым информационным входом-выходом узла коммутации второй информационный вход-выход которого соединен с входом-выходом узла памяти, упсл С

м о ;ю со о оо

равляющий вход узла коммутации соединен с выходом узла приоритета, первый запросный вход которого соединен с выходом первого узла обмена, адресно-информационная шина второй магистрали соединена с входом второго узла обмена, введены второй блок сопряжения, состоящий из двух узлов обмена, узла коммутации, узла приоритета, узла памяти, узла буферной памяти и элемента И, а в первый блок сопряжения введены узел буферной памяти и элемент И, причем в первом блоке сопряжения первый вход элемента И соединен с шиной записи второй магистрали, первый выход второго узла обмена соединен с информационным входом узла буферный памяти, первый выход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен со вторым выходом узла буферной памяти и запросным входом узла приоритета, второй выход второго узла обмена соединен со вторым входом элемента И, выход которого соединен с входом записи узла буферной памяти, вход чтения которого соединен с выходом блока коммутации, а во втором блоке сопряжения вторая магистраль соединена с первым входом-выходом первого узла обмена, второй вход-выход которого соединен с первым информационным входом-выходом узла коммутации, второй ин- формационный вход-выход которого соединен с входом-выходом узла памяти, управляющий вход узла коммутации соединен с выходом узла приоритета, первый запросный вход которого соединен с выходом первого узла обмена, адресно-информационная шина первой магистрали соединена с входом второго узла обмена, первый вход элемента И соединен с шиной записи первой магистрали, первый выход второго узла обмена соединен с информационным входом узла буферной памяти, первый выход которого соединен с первым информационным входом узла буферной памяти, первый выход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен со вторым выходом узла буферной памяти и запросным входом для узла приоритета, второй выход второго узла обмена соединен со вторым входом элемента И, выход которого соединен с входом записи узла буферной памяти, вход чтения которого соединен с выходом блока коммутации.

На фиг.1 показана структурная схема устройства; на фиг.2 - схема включения устройства в резервированную систему обмена данными.

Устройство содержит блок 1 памяти, блоки 2 и 3 обмена, блок 4 коммутаторов,

блок 5 управления, буферное запоминающее устройство (БЗУ) 6, элемент И 7, шины 8 и 9 первой и второй магистралей и шина 10 записи второй магистрали.

На схеме (фиг.2) показаны внешние уст0 ройства (процессоры) 11, магистрали 12 и 13, однотипные устройства для сопряжения двух магистралей (УСДМ) 14 и 15.

Конструкция блоков 2 и 3 обмена зависит от используемого интерфейса магистра5 лей и, например, при работе по ГОСТ 26765.51-86 блок 2(3) содержит регистр адреса и дешифратор зоны.

Блок 4 коммутаторов обеспечивает подключение блока 1 памяти к шинам первой

0 или второй магистралей по сигналам блока 5 управления и содержит, например, коммутаторы информации, адреса, сигналов записи, считывания и ответа.

Блок5управления содержит, например,

5 два триггера, генератор тактовых импульсов и элемент НЕ.

БЗУ обеспечивает запись информации на фоне считывания.

Устройство работает следующим обра0 зом (при использовании интерфейса магистралей, например, по ГОСТ 26765.51-86 для ведомого абонента).

При обращении внешнего устройства по шинам 8 первой магистрали и совпаде5 нии поступающего адреса с зоной адресов блока 1 памяти на управляющем выходе блока 2 обмена появляется сигнал, по которому блок 5 управления переключает блок 4 коммутаторов на работу блока 1 памяти с

0 первой магистралью. В это время обращение со стороны второй магистрали блокируется.

По окончании цикла записи или считывания блок 1 памяти выдает сигнал Ответ,

5 который через блок 4 коммутаторов и блок 2 обмена транслируется во внешнее устройство и снимает сигналы обращения с шин 8 первой магистрали и сигнал с управляющего выхода блока 2 обмена. При этом блок 5

0 управления при наличии сигнала на его втором входе переключает блок 4 коммутаторов на обмен блока 1 памяти со второй магистралью.

Блок 3 обмена работает на прием ин5 формации, сигнал записи с шины 10 (при совпадении поступающего адреса с зоной адресов блока 1 памяти и наличии сигнала на управляющем выходе блока 3 обмена) через элемент И 7 поступает на вход записи БЗУ 6 и информация с адресом для блока 1

памяти записывается в БЗУ 6. Считывание из БЗУ 6 идет постоянно, при наличии информации в БЗУ 6 на его управляющем выходе (подключенном к информационному входу блока 4 коммутаторов, соответствующему сигналу записи в блок 1 памяти) появляется сигнал, поступающий на второй вход блока 5 управления. Последующие обраще- .ния по шинам 9, 10 накапливаются в БЗУ 6.

По окончании цикла записи блок 1 памяти выдает сигнал Ответ, который через блок 4 коммутаторов поступает на вход чтения БЗУ 6 и переключает БЗУ 6 на считывание следующей ячейки,

На время работы со второй магистралью обращение с первой магистралью блокируется, сигнал Ответ в нее не поступает и обмен задерживается.

Когда вся информация из БЗУ считана, сигнал с его управляющего выхода снимается и разрешает блоку 5 управления переключение на работу с первой магистралью.

Зоны адресов блоков 1 памяти, входящих в состав УСДМ 14 и 15 (см. фиг.2) совпадают, при обращении абонента 11 по магистрали 12 информация записывается в УСДМ 14 через его блок 2 обмена и в БЗУ 6 УСДМ 15 (в это время другой абонент 11 может вести обмен по магистрали 13 через блок 2 обмена УСДМ 15 и БЗУ 6 УСДМ 14). По окончании цикла обмена абонент 11 получает сигнал Ответ по магистрали 12 и переходит к следующей операции.

Таким образом, информация за один цикл записывается в оба УСДМ (14 и 15), при отказе оборудования, например, магистрали 12 или УСДМ 14 абоненты 11 продолжают работу с УСДМ 15 через магистраль 13.

Формула изобретения Устройство для сопряжения двух магистралей, содержащее первый блок сопряжения, состоящий из двух узлов обмена, узла коммутации и узла приоритета, причем первая магистраль соединена с первым входом-выходом первого узла обмена, второй вход-выход которого соединен с первым информационным входом-выходом узла коммутации, второй информационный вход-выход которого соединен с входом-выходом узла памяти, управляющий вход узла коммутации соединен с выходом узла приоритета, первый запросный вход которого

соединен с выходом первого узла обмена, адресно-информационная шина второй магистрали соединена с входом второго узла обмена, отличающееся тем, что, с

целью повышения надежности устройства без снижения производительности системы, в устройство введен второй блок сопряжения, состоящий из двух узлов обмена, узла коммутации, узла приоритета, узла памяти, узла буферной памяти и элемента И, а в первый блок сопряжения введены узел буферной памяти и элемент И, причем в первом блоке сопряжения первый вход элемента И соединен с шиной записи второй

магистрали, первый выход второго узла обмена соединен с информационным входом узла буферной памяти, первый выход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен с вторым выходом узла буферной памяти и запросным входом узла приоритета, второй выход второго узла обмена соединен с вторым входом элемена И, выход которого соединен с

входом записи узла буферной памяти, вход чтения которого соединен с выходом блока коммутации, а во втором блоке сопряжения вторая магистраль соединена с первым входом-выходом первого узла обмена, второй

вход-выход которого соединен с первым информационным входом-выходом узла коммутации, второй информационный вход-выход которого соединен с входом-выходом узла памяти, управляющий вход узла

коммутации соединен с выходом узпз приоритета, первый запросный вход которого соединен с выходом первого узла обмена, адресно-информационная шина первой магистрали соединена с входом второго узла

обмена, первый вход элемента И соединен с шиной записи первой магистрали, первый выход второго узла обмена соединен с информационным входом узла буферной памяти, первый выход которого соединен с

первым информационным входом узла коммутации, второй информационный вход которого соединен с вторым выходом узла буферной памяти и запросным входом узла приоритета, второй выход второго узла обмена соединен с вторым входом элемента И, выход которого соединен с входом записи узла буферной памяти, вход чтения которого соединен с выходом блока коммутации.

Изобретение относится к соединению запоминающих устройств и устройств ввода-вывода или процессоров и управлению запросами для взаимных отсылок и может быть использовано в многомашинных и многопроцессорных вычислительных системах. Цель изобретения - повышение надежности устройства без снижения производительности системы. Устройство содержит два блока сопряжения, каждый из которых состоит из двух узлов обмена, узла коммутации, узла приоритета, узла памяти, узла буферной памяти и элемента И. 2 ил