Двухканальный интегратор для систем автоматического управления Советский патент 1993 года по МПК G06G7/18 

Ј

Изобретение относится к приборостроительной промышленности и может быть использовано в системах автоматического регулирования широкого класса при наличии переменных задающих воздействий. Сущность изобретения: двухканальный интегратор содержит блок 1 выделения сигнала положительной полярности, два алгебраических сумматора 2, 9, два нелинейных элемента .7, 14 с зоной нечувствительности, два масштабных усилителя 4, 11, два интегрирующих усилителя 3, 10, два блока 6, 13 сравнения, сумматор 15, блок 8 выделения сигнала отрицательной полярности, два ключа 5, 12. 1 ил.

U

VI

О 00

ю V

Изобретение относится к приборостроительной промышленности и может быть использовано в системах автоматического регулирования широкого класса при наличии переменных задающих воздействий.

В качестве известных решений следует отметить распространенное применение непосредственно интегрирующих звеньев для достижения требуемого астатизма в системах автоматического управления (САУ) 1. Основу решений составляет подача на интегрирующее звено (интегрирующий элемент, интегрирующий усилитель) сигнала управления или компоненты этого сигнала, например рассогласования. В замкнутом контуре регулирования обеспечивается при этом сведение к нулю сигнала на входе интегрирующего элемента, Так, при регулировании с интегральным законом по рассогласованию достигается аста- тизм 1-го порядка, установившееся значение регулируемой координаты Хр равно задающему воздействию дзад; рассогласование Е дзад. - Хр сводится к нулю.

Известные решения имеют существенный недостаток для систем автоматического регулирования с существенно переменными задающими воздействиями, состоящий в следующем. При изменении сигналов дзад на этапах перекладки со сменой полярности или при периодических воздействиях наи- нтегрированный сигнал предшествующей полярности входного сигнала на интегральном элементе создает затягивание процесса по отработке измененного сигнала дзад, что сужает положительные свойства интегрирующих элементов, ухудшая характеристики регулирования САУ по точности и быстродействию. Наиболее близким техническим решением является интегратор по 2.

Целью изобретения является разработка интегратора, лишенного отмеченных недостатков, т.е. расширение области применения и повышение точности.

На чертеже представлена блок-схема предлагаемого интегратора.

Интегратор содержит блок 1 выделения сигнала положительной полярности, первый алгебраический сумматор 2, первый интегрирующий усилитель 3, первый масштабный усилитель 4, первый ключ 5, первый блок сравнения 6, первый нелинейный элементе зоной нечувствительности 7. блок выделения сигнала отрицательной полярности 8, второй алгебраический сумматор 9, второй интегрирующий усилитель 10, второй масштабный усилитель 11, второй управляемый ключ 12, второй блок сравнения 13, второй

нелинейный элемент с зоной нечувствительности 14 и сумматор 15.

На чертеже обозначено: Ј - входной сигнал для интегратора; е+, Ј- - положительная и отрицательная компоненты сигнала е ; U о.с.. U o.c. - сигналы обратных связей по каналам положительной и отрицательной интегральным составляющим, соответственно; +р, -р - уставки зоны

нечувствительности; е+и , е и входные сигналы для интегральных усилителей; U+H, 1Гн - выходные сигналы с нелинейных элементов; U, выходные сигналы каналов положительной и отрицательной интегральных составляющих соответственно; U- выходной сигнал интегратора.

Интегратор работает следующим.образом. Доминирующее интегрирование в предлагаемом интеграторе осуществляется

по одному из двух каналов: положительной и отрицательной компонентам входного, сигнала е. Канал интегрирования положительной компоненты включает в себя блоки. 1, 2 и 3;отрицательной - блоки 8, 9 и 10. В

сумматоре 15 интегральные компоненты суммируются. Группы блоков 4,5,6,7 и 11,12,13,14 обеспечивают регуляцию процессов смежных компонент, безударно сводя их до нулевого уровня. Входной сигнал

Ј поступает на блоки 1 и 8 для селектирова- ния .сигналов положительной или отрицательной составляющих соответственно, С выхода блока 1 снимается сигнал положительной полярности Ј т.е.

4- ЈприЈ 0, 0приЈ 0;

(1)

соответственно, с выхода блока 8 снимается 40 сигнал отрицательной полярности

е

ЈприЈ 0. Оприе 0.

(2)

Пусть сигнал Ј 0, тогда с блока 1 сигнал Ј Ј,а с блока 8 сигнал е 0. Сигнал Ј поступает на сумматор 2, сигнал с выхода которого Ј и формируется в виде:

50

Ј+и Ј+ - I/O.

о.с.

(3)

при этом для этого случая U+0.c. 0, так как ключ 5 нормально разомкнут (ниже будут пояснены условия его замыкания). 55 Таким образом, в этой ситуации

cV

е .№

и сигнал Ј и поступает на интегрирующий усилитель 3, в котором начинается процесс.

интегрирования, выходной его сигнал U равен:

U+ KnjVndt,

(5)

где Ки - передаточный коэффициент интегрирующих усилителей.

Сигнал U поступает на сумматор 15. Сигналы е+и и U поступают на блоки 13 и14, соответственно, для управления снятием отрицательной компоненты U . Для этого сигнал U+ проходит через нелинейный элемент с зоной нечувствительности 14, величина зоны нечувствительности которого р выбирается из условия отстройки от флукту- аций и дрейфа интегратора, а также может быть увеличена по условию достижения достаточно достоверного уровня интегрирования рабочего сигнала.

Таким образом на выходе этого звена сигнал U+H формируется в виде:

U-+ приУ + р, О при U4 р.

(6)

Сигналы е и U+H сравниваются в блоке сравнения 13, который вырабатывает сигнал А2 в случае наличия этих сигналов, т.е,

А2

1 при к+ 0 и U,f О, О при Ј+ 0 или U,f 0.

(7)

По команде А2 ключ 12 замыкается, и интегрирующий усилитель 10 замыкается 5 на себя через обратную связь: усилитель 11 и сумматор 9, т.е.:

Ј - Do.с. -- Ј Кс U

(8)

где Кс - передаточный коэффициент усилителей 11 и 4, определяющий постоянную времени Т замкнутого контура интегрирующего усилителя, т.е. в соответствии с (5) и (8)

Т- к 1 к (9)

ГЧС

Величина Т подбирается достаточно малой - на порядок и более меньше посто- янной времени замкнутого контура регулирования объектом, в который включается интегратор, поэтому переходной (собственной) составляющей компоненты U можно пренебречь, и сигнал U в этом режиме.

При смене полярности сигнала е сигнал Ј+ становится равным 0 в соответствии с (1). Сигнал А2 также становится равным О-в

соответствии с (7). Ключ 12 возвращается в нормальное разомкнутое состояние. Идет процесс интегрирования каналом интегрирования отрицательной компоненты входного сигнала. Сигнал блока S определяется;

е - U

о.с.

(10)

В интегрирующем усилителе 10 сигнал интегрируется по аналогии с (5):

1) Ки / dt.

(11)

Сигнал.U подается в сумматор 15 и на нелинейный элемент 7. При достижении U - р на выходе блока 7 появляется сигнал U H, отличный от нуля:

UH -

U при U -р, О при U -р.

(12)

Сигналы е и U H подаются на блок сравнения 6, с выхода которого сигнал AI 1 по аналогии с (7), но при уровнях Ј 0 и U H 0:

AI

1 приЕ. 0и UH 0, О при Ј 0 или Ui7 5: 0.

(13)

5

0

5

В (7) и (13) нижние условия даны с избыточностью, поскольку сигналы Ј+, могут быть либо равными нулю, либо больше нуля; соответственно Ј и могут быть либо равными нулю, либо меньше нуля.

Сигнал Ач замыкает ключ 5 и, соответственно, интегрирующий усилитель 3 через усилитель 4 и блок 2, сводя наинтегрирован- ный ранее сигнал U+ к нулю за достаточно малый промежуток времени. Таким образом, сигнал U U + U - U.

Формула изобретения

Двухканальный интегратор для систем автоматического управления, содержащий блок выделения сигнала положительной полярности и блок выделения сигнала отрицательной полярности, объединенные входы которых являются входом интегратора, первый и второй интегрирующие усилители, выходы которых соединены соответственно с первым и вторым входами сумматора, выход которого является выходом интегратора, о тли чающийся тем, что, с целью расширения области применения и повышения точности, в него введены два блока сравнения, два ключа, два нелинейных элемента с зоной нечувствительности, два масштабных усилителя и два алгебраических

сумматора, первый вход первого алгебраического сумматора соединен с выходом блока выделения сигнала положительной полярности и первым входом второго блока сравнения, а выход - с входом первого интегрирующего усилителя, выход которого через последовательно соединенные первый ключ и первый масштабный усилитель соединен с вторым входом первого алгебраического сумматора, первый вход второго алгебраического сумматора соединен с выходом блока выделения сигнала отрицательной полярности и с первым входом первого блока сравнения, а выход - с входом второго интегрирующего усилителя, вы0

5

ход которого через последовательно соединенные второй ключ и второй масштабный усилитель соединен с вторым входом второго алгебраического сумматора, выход первого интегрирующего усилителя через второй нелинейный элемент с зоной нечувствительности соединен с вторым входом второго блока сравнения, выход которого соединен с управляющим входом второго ключа, а выход второго интегрирующего усилителя через первый нелинейный элемент с зоной нечувствительности соединен с вторым входом первого блока сравнения, выход которого соединен с управляющим входом первого ключа.