Устройство для подсчета числа единиц Советский патент 1993 года по МПК G06F7/50 H03M7/00 

VI

о

X

Изобретение относится к области вычислительной техники и может быть использовано при построении быстродействующих матричных арифметических устройств,

. . Цель изобретения - упрощение устройства для подсчета числа единиц.

На чертеже представлена схема устройства для подсчета числа единиц.

Устройство содержит два одноразрядных двоичных сумматора 1 и 2, четыре эле- мента сложения по модулю два 3-6, два мажоритарных элемента с порогом два 7 и

8. мажоритарный элемент с порогом шесть

9. мажоритарный элемент с порогом четыре

10. полусумматор 11, элемент ЗАПРЕТ 12, десять входов 13,...,22, четыре выхода 23.....26. .

Устройство для подсчета числа единиц работает следующим образом.

На входы 13....,22 подаются двоичные переменные xi....,xio соответственно, на выходах 23,....26 реализуются логические функции fo,....f3 соответственно, значения которых составляют двоичный код N 8f3+ + 4fa+2fi+ fo числа логических единиц, содержащихся во множестве {хТхТо}.

Логические функции fo.....f3 реализуются устройством согласно следующим выражениям:

Ф«2.

где/ii х1©х2©хз:/ 2 Х50...фхю: . fi P(S / iffl© R. где Р S27(x4,xio) + S47(x4,xio) + Se7(x/i.xio); . R 523(х1,х2.хз).

Здесь функция n-входового мажоритарного элемента с порогом k определяется как SiAZi,Z2,....Zn)

e f 1, если 2i + Zz +... + zn k,- 10 если. Zi -KZ2 -f-... + Zn k ; VZiЈ{0.n..n.

h SA (x4.xio) SrfP./n , R); f3 S23 (P,R. SgffxTxio)) +

i ;j .

+ //1 2 R зТчхЙГ .о).

Ф о р м у л з и з о б р е т е н и я Устройство для подсчета числа единиц, содержащее четыре элемента сложения по модулю два, первый одноразрядный двоичный сумматор, полусумматор, два мажоритарных элемента с порогом два, мажоритарный элемент с порогом четыре и элемент Запрет, вход запрета которого соединен с выходом мажоритарного элемента с порогом четыре, 1-й (I 1,5) вход которого соединен с l-м входом устройства, l-м входом первого мажоритарного элемента с порогом два и l-м входом первого элемента сложения по модулю два, выход которого соединен с первым входом полусумматора, выход суммы которого соединен с первым выходом устройства, выход переноса соединен с первым входом первого одноразрядного двоичного сумматора, выход суммы которого соединен с вторым выходом устройства, выход переноса соединен с первым входом второго элемента сложения по

модулю два, выход которого соединен с третьим выходом устройства, четвертый выход которого соединен с выходом третьего элемента сложения по модулю два, о т л и - ч а ю щ ее с я тем, что, с целью упрощения,

оно содержит второй одноразрядный двоич- . ный сумматор и мажоритарный элемент р порогом шесть, выход которого соединен с первым входом четвертого элемента сложения по модулю два. i-й вход соединен с 1-м

входом устройства, 0+5)-й (j. 1.2) вход соединен с 0+5)-м входом первого элемента сложения по модулю два, (+5)-м входом первого мажоритарного элемента с порогом два, 0+5)-м входом мажоритарного элемента

с порогом четыре и Q+ 5)-м входом устройства, (k+7)-u (k 1,3) вход которого соединен с k-м входом второго одноразрядного двоичного сумматора, выход суммы которого соединен с вторым входом полусумматора,

выход переноса соединен с первым входом второго мажоритарного элемента с порогом два, первым, прямым входом элемента Запрет и вторым входом первого одноразрядного двоичного сумматора, третий вход

которого соединен с выходом1 четвертого элемента сложения по модулю два, второй вход которого соединен с выходом мажоритарного элемента с порогом четыре и вторым входом второго элемента сложения по

модулю два, третий вход соединен с выходом мажоритарного элемента с порогом шесть и вторым входом второго мажоритарного элемента с порогом два, выход которого соединен с первым входом третьего

элемента сложения по модулю два, второй вход которого соединен с выходом элемента Запрет, второй прямой вход которого соединен с третьим входом второго мажоритарного элемента с порогом два и выходом

переноса полусумматора.