Устройство для подсчета числа единиц Советский патент 1992 года по МПК G06F7/50 H03M7/00 

(Л

С

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств. Цель изобретения - расширение функциональных возможностей устройства за счет увеличения разрядности входной информации. Цель достигается тем, что устройство содер

XI

со о о ю

жит полный двоичный сумматор 13, два полусумматора 9-10, четыре элемента 1-4 СЛОЖЕНИЕ ПО МОДУЛЮ 2, два мажоритарных элемента 5, 6 с порогом два, два мажоритарных элемента 7, 8 с порогом четыре, два элемента И 14,15,два элемента 11, 12 ЗАПРЕТ, десять входов и четыре выхода. Сложность устройства по числу входов логиИзобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств.

Цель изобретения - расширение функциональных возможностей за счет увеличения разрядности входной информации.

На чертеже представлена схема устройства для подсчета числа единиц.

Устройство содержит четыре элемента 1-4 СЛОЖЕНИЕ ПО МОДУЛЮ 2, первый и третий мажоритарные элементы 5 и 6 с порогом два, второй и четвертый мажоритарные элементы 7 и 8 с порогом четыре, два полусумматора 9 и 10, два элемента ЗАПРЕТ 11 и 12, сумматор 13, два элемента И 14 и 15, десять входов 16-25, четыре выхода 26-29.

Отметим, что прямой вход элемента ЗА- ПРЕТ 11 (12) соединен с выходом мажоритарного элемента с порогом два 5 (6), а вход запрета соединен с выходом мажоритарного элемента с порогом четыре 7 (8).

Устройство для подсчета числа единиц работает следующим образом.

На входы 16-25 подаются двоичные переменные Х1...ХЮ соответственно, на выходах 26-29 реализуются логические функции f0...T3 соответственно, значения которых со- ставляют двоичный код N 8тз + 4f2 + 2fi + + fo числа логических единиц, содержащихся во множестве {xi, X2хю}.

Логические функции f0...f3 реализуются устройством согласно следующим выраже- ниям:

f о р @ Vi :

f i (р Vi © (pi fa © tpi $з;

f2 Mi (p , V) Ф

& рз Ф Vs;45

i3 ( 1/5 Ф V% 1/Л 1/5 1/U +

ческих элементов равна 59, а быстродействие, определяемое глубиной схемы, равно 4 т, где г - задержка на вентиль. На входы устройства подаются двоичные переменные XL X2, хзхю, а на его выходах реализуются логические функции f0, fi, h, тз, соответствующие числу единиц входной информации. 1 ил.

+ 9%V-5

Где ф X1 Ф Х2 Э X3 X4 ( X5, Vl X6 Ф X7 (E4 X8 X9 (p X10; (pi M25(X1, X2, ХЗ, Х4, Xg);

i/Ј M25(xe, XT, xs, xg, хю);

(pi M45(X1, X2, X3, X4, Xg); $3 M45(X6, X7, X8, X9, X10).

Здесь функция п-входового мажоритарного элемента с порогом К (К 2,4) определяется как

1, если Z1 + Z2 + ... Zn К;

MKn(Zl,Z2Zn)

О, если Z1 + Z2 + ... + Zn К,

где пС {3,5} Zt€{0,1} и . 2п

Формула изобретения Устройство для подсчета числа единиц, содержащее четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, три мажоритарных элемента, два элемента И и первый элемент запрета, причем с первого по пятый входы устройства соединены с первого по пятый входами первого и второго мажоритарных элементов и первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход первого мажоритарного элемента соединен с прямым входом элемента запрета, инверсный вход которого соединен с выходом второго мажоритарного элемента и первым входом первого элемента И, выход которого соединен с первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом второго элемента И, с шестого по девятый входы устройства соединены с первого по четвертый входами

третьего мажоритарного элемента и третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выходы четвертого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с третьим и четвертым выходами устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем увеличения разрядности входной информации, в него введены четвертый мажоритарный элемент, второй элемент запрета, сумматор и два полусумматора, причем с шестого по девятый входы устройства соединены с первого по четвертый входами четвертого мажоритарного элемента, пятый вход которого соединен с десятым входом устройства и с пятыми входами третьего мажоритарного элемента и третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с первым входом первого полусумматора, второй вход которого соединен с выходом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход третьего мажоритарного элемента соединен с первым входом второго элемента запрета, инверсный вход

которого соединен с выходом четвертого мажоритарного элемента и первыми входами второго элемента И и второго полусумматора, второй вход которого соединен с

выходом второго мажоритарного элемента, выход суммы первого полусумматора соединен с первым выходом устройства, выход переноса первого полусумматора соединен с входом переноса сумматора и вторыми

входами первого и второго элементов И, выход первого элемента запрета соединен с входом первого слагаемого сумматора и третьим входом второго элемента И, выход второго элемента запрета соединен с входом второго слагаемого сумматора и третьим входом первого элемента И, выход суммы сумматора соединен с вторым входом устройства, выходы переноса сумматора и суммы второго полусумматора

соединены с первым и вторым входами соответственно четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход переноса второго полусумматора соединен с третьим входом второго элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА.