Аналого-цифровой преобразователь в код системы остаточных классов Советский патент 1993 года по МПК H03M1/28 

Изобретение относится к вычислительной технике и предназначено для преобразования мгновенного значения напряжения в код системы остаточных классов (СОК) с целью сопряжения различных датчиков с вычислительными устройствами, функционирующими в СОК, а также в аппаратуре цифровой связи при использовании кодов СОК.

Известен аналого-цифровой преобразователь, содержащий два счетчика, группу счетчиков по модулям, два цифроаналоговых преобразователя, шифратор, Два компаратора, вычитающее устройство, два триггера управления, два ключа, два элемента задержки и одновибра- тор.

Однако такой преобразователь имеет низкое быстродействие.

Наиболее близким по технической сущности к заявляемому является аналого-цифровой преобразователь в код системы остаточных классов, содержащий (п-1) блоков вычитания, где п - число оснований СОК, п компараторов, п цифроаналоговых преобразователей, п инверторов, (п+1) элементов И, (п-1). шифраторов, (п-1) сумматоров по модулям, п счетчиков и RS-трйггер, S- вход которого соединен с шиной Запуск устройства, а выход подключен к первому входу первого элемента И, второй вход которого соединен с тактовой шиной устройства, а выход подключен к объединенным первым входам элементов И с второго по n-й, выходы которых подключены к входам соответствующих счетчиков и соответствующему зходу соответствующего шифратора, начиная с второго элемента И,

Ч

О

ч

ел

00

и к входам предыдущих шифраторов, выходы которых подключены к входам соответствующих сумматоров по модулям, кроме наименьшего, выходы которых являются выходами преобразователя по соответствующим основаниям, при этом первые входы (п-1) компараторов объединены с первыми входами (п-1) блоков вычитания, соединенные последовательно между собой, причем выход (п-1)-го блока вычитания подключен к первому входу n-го компаратора, вторые входы блоков вычитания подключены к первым выходам соответствующих (п-1) цифро- аналоговых преобразователей, а выход п-го цифроаналогового преобразователя подключен к второму входу n-го компаратора, вторые входы остальных компараторов соединены с вторыми выходами соответствующих цифроаналоговых преобразователей, входы которых подключены к выходам соответствующих счетчиков, причем выход компаратора соединен с вторым входом соответствующего элемента И, начиная с второго, и с входом соответствующего инвертора, выход которого подключен к третьему входу последующего элемента И, а выход последнего инвертора подключен к R-входу RS-триггера, выход n-го счетчика подключен к выходной шине устройства по младшему основанию, входная шина которого подключена к первому входу первого блока вычитания.

Недостатком известного устройства- является его низкая надежность, заключающаяся в использовании (п-1) блоков вычитания и п компараторов, которые менее надежны по сравнению с надежностью цифровых устройств.

. Цель изобретения - повышение надежности аналого-цифрового преобразователя за счет замены сложных аналоговых узлов блоков вычитания и компараторов более простыми и надежными цифровыми блоками.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь в код системы остаточных классов, содержащий блок вычитания, компаратор, п цифроаналоговых преобразователей по числу оснований системы остаточных классов, п счетчиков, первые п элементов И, (п-1) шифраторов, (п-1) сумматоров по модулям системы остаточных классов, кроме наименьшего, RS-триггер и два инвертора, при этом первый вход блока вычитания является входной шиной преобразователя, а выход подключен к входу компаратора, выход которого соединен с входом первого инвертора, входы цифроаналоговых преобразователей соединены с выходами соответствующих счетчиков, выход каждого элемента И первой группы подключен к первому входу соответствующего счетчика и соответствующему первому входу соответ5 ствующего шифратора и с соответствующими входами предыдущих шифраторов, выходы шифраторов соединены с входами соответствующих сумматоров по модулям, кроме наименьшего, выходы которых являются выходными шинами по соответствующим основаниям, выход последнего счетчика соединен с выходной шиной преобразователя по наименьшему основанию, S-вход RS-триггера является входной ши5 ной Запуск устройства, а выход второго инвертора подключен к первому входу первого элемента И первой группы, дополнительно введены аналоговый сумматор, распределитель импульсов, формирователь

0 одиночного импульса и вторая группа из п элементов И. первые входы которых объединены и подключены к выходу формирователя одиночного импульса, вторые входы которых объединены с вторыми входами со5 ответствующих счетчиков и подключены к соответствующим выходам распределителя импульсов, а выходы-подключены к вторым входам соответствующих шифраторов и к соотвествующим входами предыдущих

0 шифраторов, второй вход первого элемента И первой группы и первые входы остальных элементов И первой группы объединены и Подключены к шине тактовых импульсов преобразователя, вторые входы элементов

5 и первой группы, начиная с второго, подключены к соответствующим выходам распределителя импульсов, вход которого подключен к выходу первого инвертора, а первый выход объединен с входом второго

0 инвертора и R-входом RS-триггера, выход которого подключен к третьему входу первого элемента И первой группы, выходы цифроаналоговых преобразователей подключены к входам аналогового сумматора,

5 выход которого соединен с вторым входом блока вычитания, а входы формирователя одиночного импульса подключены к выходам распределителя импульсов.

На чертеже приведена структурная схе0 ма предлагаемого преобразователя.

Аналого-цифровой преобразователь в код СОК содержит блок 1 вычитания, компаратор 2, аналоговый сумматор 3, цифроана- логовые преобразователи 4.1-4.П, счетчики

5 5.1-5,п. элементы И 6.1-6.п и 7,1-7.п форми- рователь 8 одиночного импульса, инверторы 9. и 10. распределитель 11 импульсов, RS-триггер 12, шифраторы 13.1-13.п-1, сумматоры 14.1-14.п-1 по модулям, кроме наименьшего, входную шину 15, шину 16

Запуск, шину 17 тактовых импульсов, выходные шины 18.1-18.ri по соответствующим основаниям.

Преобразователь работает следующим образом.

В исходном состоянии счетчики 5, сумматоры 14 по модулям, распределитель импульсов 11 и триггер 12 установлены в нулевые состояния, цифроаналоговые преобразователи (ЦАП) 4.1-4.П имеют величи- ны шагов квантования, равные

ЦАП 4.1-Ai Д Pi Р2 ... -Pn-i:

ЦАП4.2-Д2 Д Pi Р2 ... Рп-2;

ЦАП4п-Ап Д-1.

Компаратор 2 работает по следующему алгоритму: если напряжение на его входе превышает величину Л то на его выходе имеется сигнал логической 1, в противном случае - сигнал логического О.

Счетчики 5 реверсивные, импульсы по их первым входам суммируются, а по вторым - вычитаются.

В начальный момент времени по шине 16 поступает импульс Пуск, триггер 12 ус- танавливается в единичное состояние. Тактовые импульсы по шине 17 через элемент И 6.1 (на его третьем входе по сигналу с инвертора 10 присутствует сигнал логической 1) начинают поступать на вход счет- чика 5.1. При поступлении каждого тактового импульса напряжение на выходе ЦАП 4.1 увеличивается на AI и через аналоговый сумматор 3 поступает на вход блока 1 вычитания, на другом входе 15 которого присутствует преобразуемое напряжение Vx. Когда разность входного напряжения Vx и напряжения на выходе сумматора 3 превысит порог компаратора 2, он срабатывает и устанавливает распределитель импульсов 11 в первое положение через инвертор 9. Тем самым через инвертор 10 будет запрещено поступление тактовых импульсов на выход элемента И 6.1 и разрешено на выход элемента И 6.2, одновременно с этим посту- пит сигнал на вычитающий вход счетчика 5.1. Во время счёта счетчика 5.1 на вход шифратора 13.1 поступает ап+1 импульсов. При этом на выходе шифратора 13.1 каждый раз появляется код (Pi -Р21 ... Pn-i)nnodPn. Например, для СОК с основаниями , , , поступает код (3 5 -7)mod11 6. На эту же величину увеличивается содержимое сумматора по модулю 14.1 и в нем будет записано ((an+1) Pi Р2 ...Pn-i)modPn. По сигналу на первом выходе распределителя 11 импульсов появляется сигнал на втором входе счетчика 5.1 и с выхода формирователя 8

одиночного импульса черезэлемент И 7.1 на вход шифратора 13.1 появится импульс, по которым из счетчика 5.1 и сумматора 14.1 вычитается единица и (Рг P2 ... -Pn-OmodPn соответственно, установив напряжение на выходе сумматора 3 равным an Ai, a в сумматоре по модулю 14.1 величину (ап PI Р2 ... Pn-i)modPn. Если в исходном состоянии Vx Ai, то в счетчик 5.1 и сумматор 14.1 по модулю будет прибавлена и вычтена единица и (Рг Р2-,,/ Pn-i)modPn соответственно, т.е. .

Во втором цикле преобразования (если Vx-an Ai S: Аз) на выходе элемента И 6.2 появляется (ап-1+1) импульсов. При этом на выходах шифратора 13.1 появляется код (Pi Р2 ... Pn-2)modPn и для приведенного примера (З1 5)mod11 4. На выходах шифратора 13.2 появляется код(Pi -Р2- ... Pn-2)rnodPn-l для примера (3 -5). После срабатывания компаратора 2 из счетчика 5.2 вычитается единица, а из сумматоров 14.1 и 14.2 соответственно (Рг Р2- ... Pn-2)modPn и (Рг Р2- ...-Pn-2)modPn-i.

Дальнейшая работа устройства продол- жается до тех пор, пока п раз не сработает компаратор 2, и после того, как из счетчика

5.п и сумматоров 14.1 -14.П-1 будет вычтен единица ТО, на выходе аналогового сумматора 3 напряжение будет равно входному Vx, а в сумматорах 14.1 -14.П-1 и счетчике 5, записан его цифровой эквивалент в коде СОК.

На этом процесс преобразования напряжения Vx в цифровой код СОК заканчивается и коды остатков а , «2, ..-, % по шинам 18 выводятся из устройства.

Для исключения пропуска срабатывания компаратора 2 в момент начала счета очередным счетчиком 5 и вычитания единицы из предыдущего на выходах элементов И

6. начиная с второго, могут быть установлены элементы задержки либо в виде четного числа инверторов, либо любого другого типа.

Цифровые части известного устройства и предлагаемого преобразователя (без распределителя импульсов 11. формирователя 8 одиночного импульса и элементов И 7) примерно по сложности равны.

В предлагаемое устройство введены: распределитель 11 импульсов, формирователь 8 одиночного импульса, элементы И 7 и аналоговый сумматор 3 взамен исключенных (п-2) блоков вычитания и (п-1) компаратора, имеющих в совокупности меньшую надежность.

Ф о р м у л а и з о б р е т е н и я Аналого-цифровой преобразователь в код системы остаточных классов, содержащий блок вычитания, первый вход которого является входной шиной преобразователя, а выход подключен к входу компаратора, выход которого соединен со входом первого инвертора, п цифроаналоговых преобразователей, где п - число оснований системы остаточных классов, входы которых соединены с выходами соответствующих счетчиков, первые входы которых соединены с выходами соответствующих элементов И первой группы и объединены с соответствующими первыми входами соответствующих шифраторов и с соответствующими вторыми входами предыдущих шифраторов, выходы всех шифраторов соединены с входами соответствующих сумматоров по модулям оснований, кроме наименьшего, выходы которых являются выходными тинами по соответствующим основаниям, выход последнего счетчика соединен с выходной шиной преобразователя по наименьшему основанию, RS-триггер, S-вход которого является входной шиной Запуск устройства, второй инвертор, выход которого подключен к первому входу первого элемента И первой группы, отличающийся тем, что. с целью повышения надежности, в него дополнительно введены аналоговый сумматор, распределитель импульсов, формирователь одиночного импульса и вторая группа элементов И, первые входы которых объединены с вторыми входами соответствующих счетчиков и подключены к соответствующим выходам распределителя импульсов, а выходы подключены к соответствующим третьим входам соответствующих шифраторов и соединены с соответствующими входами предыдущих шифраторов, второй вход первого элемента И объединен с первыми входами остальных элементов И первой группы и является шиной тактовых импульсов преобразователя, вторые входы элементов И первой группы, начиная с второго, подключены к соответствующим выходам распределителя импульсов, вход которого подключен к выходу . первого инвертора, а первый выход соединен с входом второго инвертора и R-входом RS-триггера, выход которого подключен к третьему входу первого элемента И первой группы, выходы цифроаналоговых преобразователей подключены к соответствующим входам аналогового сумматора, выход которого соединен с вторым входом блока вычитания, при этом вторые входы второй группы элементов И объединены и подключены к выходу формирователя одиночного импульса, входы которого подключены к соответствующим выходам распределителя импульсов.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе устройств ввода аналоговой информации в вычислительные; системы, функционирующие в кодах системы остаточных классов. Цель изобретения - повышение надежности. Преобразователь содержит блок вычитания 1, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4, счетчики 5, элементы И 6 и 7, формирователь 8 одиночного импульса по числу оснований системы, два инвертора 9 и 10, распределитель импульсов 11, RS-триггер 12, шифраторы 13, сумматоры 14 по модулям, кроме наименьшего,, входную, тактовую и выходные шины. Сущность изобретения заключается в использовании для получения напряжения, равного выходному, вместо аналоговых сложных узлов (блоков вычитания и компараторов) простых цифровых узлов, обладающих более высокой надежностью. 1 ил.. (Л С