Следящий аналого-цифровой преобразователь Советский патент 1993 года по МПК H03M1/48 

Изобретение относится к измерительной технике, может быть использовано для повышения точности аналого-цифровых преобразователей следящего типа.

Целью изобретения является повышение разрешающей способности преобразования.

На фиг.1 показан пример предлагаемого выполнения АЦП. На фиг.2 приведена временная диаграмма работы блока управления. На фиг.З и фиг.4 показаны алгоритмы работы предлагаемого преобразователя для случая программной реализации за счет использования ресурсов ЭВМ.

Аналого-цифровой преобразователь (фиг.1) содержит компаратор 1, цифроана- логовый преобразователь 2, триггер 3. второй реверсивный счетчик 4 импульсов и блок управления 5, генератор б импульсов, первый 7 и второй 8 элементы И, первый реверсивный счетчик 9. Блок 5 управления содержит первый 10, второй 11 и третий 12 элемент И, элемент ИЛИ 13, первый 14, второй 15, третий 16 и четвертый 17 элементы задержки.

В исходном состоянии преобразователь удерживают принудительным сбросом, подаваемым на входы установки в нуль триггера 3 и счетчиков 4 и 9 импульсов, Коды на информационных выходах счетчиков 4 и 9 импульсов равны нулю. Равен нулю и аналоговый сигнал на выходе преобразователя 2.

Перевод аналого-цифрового преобразователя в рабочее состояние осуществляют снятием сигнала Сброс. При этом счетчик 9 импульсов окажется в состоянии, способном реагировать на импульсные сигналы, подаваемые через элементы И 7 и 8 от генератора 6 импульсов.

Аналого-цифровой преобразователь работает следующим образом.

Поскольку в момент пуска преобразуем мый сигнал, действующий на первом входе компаратора 1,превосходит компенсационный сигнал, поступающий на его второй вход с выхода цифроаналогового преобразователя 2, то логической единица будет равен сигнал на прямом выходе компаратора 1. Сигнал на инверсном выходе компаратора 1 будет равен нулю. Следовательно после пуска преобразователя импульсы от генератора б импульсов будут поступать на суммирующий вход счетчика 9 импульсов, содержимое которого будет при этом увеличиваться.

Этот процесс будет продолжаться до тех пор, пока компенсирующее напряжение, действующее на втором входе компаратора 1, не превысит преобразуемый

сигнал, действующий на его втором входе. После этого сигнал на прямом выходе компаратора 1 примет значение нуля, а сигнал на его выходе значение единицы.

По переднему фронту сигнала инверсного выхода компаратора 1, поступившего на вход установки единицы триггера 3, последний сформирует сигнал, выраженный логической единицей, о выходе преобра0 зователя на режим сложения.

Этот сигнал поступит на вход блока 5 управления в качестве сигнала Конец преобразования (КП-1) и подготовит элемент И 10 к пропусканию импульсов от генерато5 ра 6 импульсов, которые поступят на второй вход элемента И 10 через элемент 15 задержки.

Импульс с выхода генератора 6 импульсов, вызвавший переключение управляю0 щих сигналов на выходе компаратора 1, через элемент 15 задержки и элементы И 10 и ИЛИ 13 попадает на сбросовый вход установки в нуль счетчика 4 импульсов, чем обеспечит (подтвердит) сброс последнего.

5 Будучи задержанным элементом 14 задержки, этот импульс поступит на вход синхронизации счетчика 4 импульсов, благодаря чему в счетчик 4 импульсов будет занесена информация, действующая на его

0 входах начальной установки.

При этом в младший разряд счетчика 4 импульсов будет занесен нуль, а в его старшие разряды, начиная со второго, код, являющийся результатом преобразования,

5 что равнозначно выполнению операции сдвига влево на единицу.

Таким образом, в счетчик 4 импульсов будет занесен код, в два раза больший кода, действующего на входе счетчика 4 импуль0 сов. Далее импульс с выхода элемента 14 задержки поступит на вход элемента 17 задержки и, будучи задержанным последним на время занесения кода в счетчик 4 импульсов, поступит на вычитающий вход счетчика

5 4 импульсов, содержимое которого уменьшится при этом на единицу.

Задержанный элементом 17 задержки на время срабатывания счетчика 4 импульсов рассматриваемый импульс поступит на

0 синхровыход предлагаемого аналого-цифрового преобразователя, на информационном выходе которого действует код. сформированный в счётчике 4, и являющийся окончательным результатом преобразо5 вания, более близкий к преобразуемой величине, чем код,полученный в счетчике 9 импульсов.

Второй, после рассматриваемого, импульс с выхода генератора б импульсов поступит на вход элемента И 8, на втором

входе которого продолжает действовать управляющий сигнал с инверсного выхода компаратора 1.

В результате содержимое счетчика 9 импульсов будет уменьшено на единицу. Соответственно будет изменено компенсационное напряжение, действующее на втором сигнальном входе компаратора 1,

Далее, в зависимости от соотношения сигналов на входах компаратора 1 послед- ним будет сформирован сигнал прибавить или сигнал убавить и будет выполнена процедура, описанная выше.

При этом код, заносимый в счетчик 4 импульсов, будет уменьшаться или увеличи- ваться на единицу в зависимости от того, на каком из двух управляющих выходов компаратора 1 была сформирована логическая единица. Логической единице на инверсном выходе соответствует уменьшение на единицу содержимого счетчика 4 импульсов. Логической единице на прямом выходе прибавить соответствует увеличение на единицу содержимого счетчика 4 импульсов.

Необходимо отметить, что суммарная задержка, обеспечиваемая элементами 14, 15, 16, 17 задержки, не должна превышать периода импульсной последовательности, формируемой генератором 6. импульсов.

Задержка, обеспечиваемая элементами 14, 16, 17 задержки будет невелика, т.к. необходима для выполнения переходных процессов цифровым элементом-счетчиком. Задержка элемента 15 определяется сум- марной задержкой блоков 5,1, 1.

Использование предлагаемого устройства в народном хозяйстве позволит более простым, а значит и более дешевым способом обеспечить повышение инструменталь- ной достоверности устройства при преобразовании аналоговых величин в цифровые коды, т.е. повысить разрешающую способность за счет того, что при сохранении выбранного диапазона преобразова- ния результат преобразования получают выраженным кодом с весом младшего разряда в два раза меньшим, чем до использо- вания предлагаемого, технического решения. Например, используя АЦП с 10- разрядной ЦАПом, можно будет получать на выходе АЦП 11-разрядный код.

Ф о р м у л а и з о б р е т е н и я

1. Следящий аналого-цифровой преобразователь, содержащий компаратор, пер- вый вход которого является входной шиной, а второй вход подключен к выходу цифроа- налогового преобразователя, информационные входы которого соединены с соответствующими информационными выходами первого реверсивного счетчика импульсов, вход сложения которого подключен к выходу первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, инверсный выход компаратора соединен с входом установки единицы триггера, отличающийся тем, что, с целью повышения разрешающей способности преобразования, в него введены блок управления, второй элемент I/I и второй реверсивный счетчик импульсов, информационные выходы которого являются соответствующими выходными информационными шинами, а входы начальной установки старших разрядов подключены к соответствующим информационным выходам первого реверсивного счетчика импульсов, вход вычитания которого подключен к выходу второго элемента И, первый вход которого объединен с первым входом блока управления и подключен к выходу генератора тактовых импульсов, а второй вход объединен с вторым входом блока управления и подключен к инверсному выходу компаратора, выход триггера соединен с третьим входом блока управления, четвертый вход которого объединен с вторым входом первого элемента И и подключен к прямому выходу компаратора, вход начальной установки младшего разряда второго реверсивного счетчика импульсов является шиной нулевого потенциала, а вход синхронизации начальной установки подключен к первому выходу блока управления, второй выход которого соединен с входом установки в О второго реверсивного счетчика импульсов, входы сложения и вычитания которого подключены соответственно к третьему и четвертому выходам блока управления, пятый выход которого является сигнальной шиной конца преобразования, а пятый вход объединен с входами установки в О триггера и первого реверсивного счетчика импульсов и является шиной Сброс.

2. Преобразователь поп. 1, о т л и ч а ю- щ и и с я тем, что блок управления содержит четыре элемента задержки, три элемента И и элемент ИЛИ, выход которого является вторым выходом блока управления, пятым входом которого является первый вход элемента ИЛИ, второй вход которого объединен с входом первого элемента задержки и подключен к выходу первого элемента И, первый вход которого является третьим входом блока управления, а второй вход соединен с выходом второго элемента задержки, вход которого является первым входом блока управления, третьим и четвертым выходами которого являются выходы соответственно второго и третьего элементов И первые входы которых являются соот-задержки, вход которого соединен с выховетственно четвертым и вторым входамидом первого элемента задержки, являющеблока управления, а вторые входы обьеди-гося первым выходом блока управления,

йены с входом третьего элемента задержкипятым выходом которого является выход

и подключены к выходу четвертого элемента5 третьего элемента задержки.

Изобретение относится к измерительной технике и может быть использовано для повышения точности аналого-цифровых преобразователей следящего типа, Анало- ro-цифровой преобразователь содержит компаратор, цифроаналоговый преобразователь, триггер, генератор импульсов, первый элемент И и первый ревер сивный счетчик. Для повышения разрешающей способности преобразования в него введены блок управления, второй элемент И и второй реверсивный счетчик. Разрешающая способность повышается за счет того, что при сохранении выбранного диапазона преобразования результат преобразования получают выраженным кодом с весом младшего разряда в два раза меньшим, чем до использования предлагаемого технического решения. 1 з.п. ф-лы, 4 ил.

CSpoc ,

.Кп1(8ых.элем.З) Вых.элем. 15

У1 ,сч. ю( cspoc.,

tl-i |1ь Вш. MEfi.15

---W- Вх. Ј сч. Ю { Затсб )

Ъ

И

Г„ И

I

-Вых. элем. 16

- &. + Сч-Ю

-SUM. злен. П

Ч((8ь,х.элем.17) j 11.11Т „воиода т 7

Сп. фиг. 3

Следить за юнцом преойразо- дат/Л

Задержка t-j

Задержка fy