Следящий аналого-цифровой преобразователь Советский патент 1987 года по МПК H03M1/48 

научных исследований. Цель изобретения - повышение точности преобразования при воздействии помехи - достигается за счет введения в следящий аналого-цифровой преобразователь, содер- жапщй блоки 1-3 сравнения, дешифраторы 4, 1 1 , 12, 1 7 , генератор 5 тактовых импульсов, делитель 6 на два, ключ 7, источник 8 эталонного напряжения, цифроаналоговые преобразователи 9,10,

Изо бретение относится к аналого- цифровым преобразователям, может быть использовано в связи, вычислительной и измерительной технике, а также в автоматизированных системах управле- ния технологическими процессами и системах автоматизации научных исследований и является усовершенствованием известного устройства по основному авт. св. № 797064.

Целью изобретения является повышение точности преобразования при воздействии помех.

На фиг. 1-4 представлены функциональные схемы устройства и дешифраторов 4,11,12 соответственно.

Следящий аналого-цифровой преобразователь содержит первый 1, второй 2 и третий 3 блоки сравнения, первый дешифратор 4, генератор 5 тактовьк импульсов, делитель 6 на два, ключ 7, источник 8 эталонного напряжения, второй цифроаналоговый преобразователь 9, первый цифроана- логовый преобразователь 10, второй I и третий 12 дешифраторы, распределитель 13 импульсов, первый элемент 14 задержки, второй элемент 15 задержки триггер 16, четвертый 17 дешифратор, реверсивньш счетчик 18, элементы И 19 первой группы, триггеры 20 счетчика 21, элементы И 22 второй группы,триггер 23 дополнительного старшего разряда счетчика 21, элементы И соответственно третьей 24 и четвертой 25 групп, регистр 26, элемент 27 И, элемент 28 ИЛИ, элемент 29 И, элемент 30 2И-ИЛИ.

Для пояснения работы устройства приня1Ъ1 следуюш е обозначения:

распределитель 13 импульсов, элементы 14,15 задержки, триггеры 16 и 23, реверсивный счетчик 18, элементы И 19, 22,24,25, регистр 26, элемент И 27, элемент ИЛИ 28, элемент И 29, элемент 2И-ИЛИ 30. Данное устройство позволяет при определении величины следующего шага квантования учитьшать предьщущее состояние преобразователя. 4 ил.

5

5

0

. S - - выход i-ro блока сравнения, равный единице, если соответствующий образцовый уровень больше йходного сигнала;

- S сигналы соответственно на первом, втором, третьем и четвертом выходах дешифратора 4;

о 1 , если входной сигнал находится Bbmie верхней границы отрезка;

S 1 , если входной сигнал находится в верхней половине отрезка;

1, если входной сигнал находится в нижней половине отрезка;

1, если входной сигнал находится нргже нижней границы отрезка;

g - сигнал на выходе первого элемента 14 задержки;

gj - сигнал на выходе второго элемента 15 задержки;

W - сигнал е триггера 16; , если данный отрезок является верхней половиной предьщущего (большего) отрезка;

п - сигнал, поступающий на пятые входы дешифраторов II и 12, причем если младший разряд распределителя I3 импульсов находится в нулевом состоянии;

К1

- сигнал на i-M выходе k-ro

дешифратора.

Тогда выражения для выходных .сиг- налов дешифраторов 4,11,12 имеют вид:

сЛ ,S3; ,; р -S ; f,j,g,R(Svy); f2,,g,(pWVdW); ); ,ct; f,i n; (); ,V5fi). Обозначим через ci и соответственно значения сигналов ы и на предыдущем такте работы САЦП, тогда

S2

(o(./3 V,(

fs, f,,v(ng,(,));

Сущно сть предлагаемого решения заключается в том, что при определении величины следующего шага кванто- вания учитьгоается предьщущее состояние преобразователя.

В прототипе при наличии сигнала о или р шаг квантования оставался без изменения или удваивался в зависимое- ти от типа отрезка (нижняя или верх- няя половина).

JB предлагаемом преобразователе при появлении о ./s V/ЗЫ удвоение шага кван тования запрещается, а происходит его уменьшение в два раза..

. Работа предлагаемого ус.тройства при поступлении сигналов J1 и S совпадает с работой прототипа и сводится к уменьшению отрезка в два раза. Отличие в работае начинается при появлении сигналов 0 и я, точнее при ot/3 V,0V .

Формула изобретения

Следящий аналого-цифровой преобра зователь по авт. св. № 797064, от

5

0

5

личающийся тем, что, с целью повьш1ения точности преобразования при воздействии помех, введены регистр, два элемента И, элемент ИЛИ и элемент 2И-ИЛИ, выход которого - соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с вторым выходом второго дешифратора и выходом первого элемента задержки, третий вход второго элемента И соединен с выходом последнего разряда распределителя импульсов, а выход - с первым входом элемента ИЛИ, второй вход которого соединен с первым выходом второго т;ешифратора, а выход и вход первого элемента И соединены с входом сдвига вправо и входом сдвига влево распределителя импульсов соответственно, первьш, второй, третий и чевертый входы элемента 2И-ИЛИ соединены соответственно с первым и четвертым выходами первого дешифратора, первьм и вторым выходами регистра, первьш и второй входы которого соединены с первым и четвертым выт ходами первого дешифратора соответственно, а третий вход - с выходом: второго элемента задержки.

Фиг. 2

Редактор М. Бандура

Фиг.Ц

Составитель И, Романова

Техред М. Ходанич Корректор Г, Решетник

Заказ 1902/55 Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фив.З

Изобретение относится к вычислительной и измерительной технике, является усовершенствованием изобретения по авт. св. № 797064, может быть использовано в автоматизированных системах управления технологическими процессами и в системах автоматизации ---йг-ф t f 7 f4-lTH-F t т /I-I с В (Л с фие