Устройство для приема дискретной информации Советский патент 1993 года по МПК H04L1/16 H04L17/16 H03M13/00 

Изобретение относится к электросвязи и Может быть использовано при создании устройств для приема дискретной информации, -закодированной корректирующим кодом.

Цель изобретения - повышение достоверности приема дискретной информации.

На чертеже изображена принципиальная схема устройства для приема дискретной информации.

Устройство содержит: 1 - декодер; 2 - сумматор по модулю два; 3 - селектор; 4 - блок управления; 5 - выходной накопитель; 6 и 7 - блоки памяти: 8 - трехвходовый элемент ИЛИ; 9 и 12 - элементы НЕ; 10 - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; 11 - элемент 2И-ИЛИ.

Устройство для приема дискретной информации содержит декодер 1, первый вход которбго соединен с первым входом сумматора по модулю два 2 и с первым выходом селектора 3. вход которого соединен с первым выходом декодера 1, второй выход которого соединен с первым входом блока

управления 4, первый выход которого соединен с первым входом выходного накопителя 5, второй вход которого соединен с выходом сумматора по модулю два 2 и с информационным входом первого блока памяти 6, управляющий вход которого соединен со вторым выходом блока управления 4, третий выход которого соединен с управляющим входом второго блока памяти 7, а второй выход селектора 3 соединен со вторым входом блока управления 4, элемент ИЛИ 8, первый вход которого соединен с четвертым выходом блока управления 4, второй вход элемента ИЛИ 8 соединен с выходом второго блока памяти 7, информационный вход которого соединен с третьим входом элемента ИЛИ 8 и через первый элемент НЕ 9 с выходом элемента ИСКЛЮЧА- ОЩЕЕ ИЛИ 10, первый вход которого соединен с первым входом элемента 2И- ИЛИ 11 и является информационным входом устройства, второй вход элемента 2И-ИЛИ 11 через второй элемент НЕ 12 соединен с выходом элемента ИЛИ 8, который

со

с

со

О 00

VJ

о

00

соединен с третьим входом элемента 2И ИЛИ 11, четвертый вход которого соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ. ИЛИ 10 с выходом первого блока памяти ;. 6, в выход элемента 2И-ИЛ И 11 соединён со вторыми входами декодера и сумматора по модулю два.

Устройство работает следующим образом.

Кодовые n-элементные комбинации поэлементно поступают на первые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и элемента 2И-ИЛИ 11. При этом сигналы на выходах Блоков памяти 6 и 7 равны нулю. С выхода элемента 2И-ИЛИ 11 принимаемые кодовые комбинации также поэлементно поступают на вторые входы декодера 1 и сумматора по модулю 2, с выхода которого принимаемые кодовые комбинации также поэлементно поступают на информационный вход первого блока памяти 6 и второй вход выходного накопителя 5.

В случае отсутствия или необнаружения ошибок элементы принятой кодовой комбинации поступают на выход выходного накопителя 5.

При обнаружении в принятой кодовой комбинации ошибки со второго выхода декодера 1 в блок управления 4 поступает сигнал единица и с выхода первого блока памяти 6 принятая кодовая комбинация через четвертый вход и выход элемента 2И- ИЛ И 11 и второй вход сумматора по модулю два 2 поэлементно поступает на второй вход выходного накопителя 5, при этом селектор 3 выделяет импульсы для исправления в сумматоре, по модулю два 2 искаженных элементов и устранения влияния исправленных разрядов на содержимое декодера 1. Если возникшая в кодовой комбинации ошибка нёисправляёма, то со второго выхода селектора 3 в блок управления А поступает сигнал, под воздействием которого пЪследний осуществляет блокировку выхода выходного накопителя 5. При этом элементы комбинаций, следующих за принятой с ошибкой комбинацией, записываются в первом блоке памяти б, а их признаки запоминаются в блоке управления 4, причём принятым без ошибки или с исправленными ошибками кодовым комбинациям присваивается признак О, а принятым с ошибкой - признак Г.

При повторном приеме сигналы на выходе второго блока памяти 7 и четвертом выходе блока управления 4 равны нулю и на выход элемента 2И-ИЛИ 11 поступают элементы кодовых комбинаций, считываемых поэлементно из первого блока памяти 6, если элементы принимаемых кодовых комбинаций и одноименные элементы соответствующих кодовых комбинаций, принятых при первом приеме, совпадают, в противном случае на выход элемента 2И-ИЛИ 11

5 поступают элементы кодовых комбинаций, принимаемых повторно. При этом результаты совпадений, которым на выходе первого элемента НЕ 9 соответствует сигнал единица, записываются во второй блок памяти 7,

в котором формируется вектор совпадений, а в первый блок памяти 6 и выходной накопитель 5 будет принята кодовая комбинация со значениями совпавших элементов в разрядах, которым в векторе совпадений соот5 ветствуют единицы, и со значениями элементов, поступивших при повторном приеме в разрядах, которым в векторе совпадений соответствуют нули.

В случае отсутствия или исправления

0 ошибок в первой кодовой комбинации, принятой при повторении, на выходах блока управления 4 образуются соответствующие сигналы, при которых в выходной накопитель 5 считываются либо элементы кодовых 5 комбинаций, формируемых при повторном приеме, если одноименной кодовой комбинации при первом приеме в блоке управле- о ния 4 присвоен признак 1, либо элементы кодовых комбинаций, записанных в первый

0 блок памяти 6, если при первом приеме одноименной кодовой комбинации в блоке управления 4 присвоен признак О. При этом в случае отсутствия или исправления в последней ошибок хранения элементы считан5 ной из первого блока памяти б кодовой комбинации,поступают на выход выходного накопителя 5. В противном случае одноименная кодовая комбинация принимается повторно и при невозможности исправить

0 ошибку в повторно принятой кодовой комбинации в блоке управления 4 записывается признак 1 вместо записанного там признака О.

В случае невозможности исправить

45 ошибку в первой кодовой комбинации, принятой при повторении, выход выходного накопителя 5 блокируется вновь, следующие комбинации принимаются повторно. При этом их признаки запоминаются в блоке уп50 равления 4 вместо записанных там после предыдущего приема.

При приеме комбинации в третий раз блокировка выхода выходного накопителя 5 не производится, причем на выход элемента

55 2И-ИЛИ 11 поступают элементы кодовых комбинаций, считываемых поэлементно из первого блока памяти б, если в одноим ен- .ных разрядах соответствующего вектора совпадения записаны единицы или совпадают элементы принимаемых кодовых комбинаций с одноименными элементами соответствующих кодовых комбинаций, сформированных после предыдущих двух передач. В противном случае на выход элемента 2И- ИЛИ 11 поступают элементы кодовых комбинаций, поступающих при третьем приеме. При этом в первый блок памяти б и выходной накопитель 5 будет принята кодовая комбинация с поэлементно отмажори- Тй ованными элементами. В случае отсутствия или исправления ошибок в сформированной таким образом кодовой комби- нафи элементы последней поступают на вход устройства. В противном случае цикл блокировки начинается сначала и прием комбинаций повторяется вновь. Формула изобретения Устройство для приема дискретной информации, содержащее декодер, первый вход которого соединен с первым входом сумматора по модулю два и с первым выходом селектора, вход которого соединен с первым выходом декодера, второй выход которого соединен с первым входом блока управления, первый выход которого соединен с первым входом выходного накопителя, второй вход которого соединен с выходом сумматора по модулю два и информационным входом первого блока памяти,

управляющий вход которого соединен со вторым выходом блока управления, третий выход которого соединен с управляющим входом второго блока памяти, а второй выход селектора соединен с вторым входом блока управления, а также элемент ИЛИ, отличающееся тем, что, с целью повышения достоверности приема дискретной информации, введены элементы HEV

элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент2И- ИЛИ, при этом первый вход элемента ИЛИ соединен с четвертым выходом блока управления, второй вход элемента ИЛИ соединен с выходом второго блока памяти, информационный вход которого соединен с третьим входом элемента ИЛИ и через первый элемент НЕ - с выходом элемента ИСКЛЮЧА- ЮЩЕЕ ИЛИ, первый вход которого соединен с первым входом элемента 2ИИЛИ и является информационным входом устройства, второй вход элемента 2И-ИЛИ через второй элемент НЕ соединен с выходом элемента ИЛИ, который соединен с третьим входом элемента 2И-ИЛИ, четвертый вход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом первого блока памяти, а выход элемента 2 И-И Л И соединен с вторыми входами декодера и сумматора по модулю два.

Использование: в электросвязи для приема дискретной информации, закодированной корректирующим кодом. Сущность изобретения: устройство для приема дискретной информации содержит декодер, сумматор по модулю 2, селектор, блок управления, выходной накопитель, первый и второй блоки памяти, элемент ИЛИ, элементы .НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 2И-ИЛИ, Цель - повышение достоверности приема дискретной информации. 1 ил.