Устройство для распознавания образов Советский патент 1993 года по МПК G06K9/00 G06K9/68 

ё

Изобретение относится к вычислительной технике и автоматике. Использование 26 его в системах управления принятием решений позволяет повысить надежность функционирования. Устройство содержит буферный регистр 1, счетчики 2, 3 импульсов, триггер 4 управления, группы 5, 6 элементов И, элементы 7, 8 И, элементы 10-14 ИЛИ, элементы 17-20 задержки, регистр 15 сдвига, дешифратор 16 и блок 22 постоянной памяти. Благодаря введению элемента 9 И и триггера 21 блокировки в устройстве исключается неопределенность состояния младших разрядов регистра 15 сдвига при вводе кода последнего признака.2 ил.

25

00

Ј

Изобретение относится к вычислительной технике и автоматике и может быть ис- пользовано в системах управления принятием решений.

Цель изобретения - повышение надеж- ности функционирования за счет исключения неопределенности состояния младших разрядов регистра сдвига.

На фиг.1 представлена блок-схема устройства; на фиг.2 - временные диаграммы его работы.

Устройство содержит буферный регистр 1, первый и второй счетчики 2, 3 импульсов, триггер 4 управления, первую и вторую группы 5, 6 элементов И, с первого по тре- тий элементы 7-9 И, с первого по пятый элементы 10-14 ИЛИ, регистр 15 сдвига, дешифратор 16, с первого по четвертый эле- менты 17-20 задержки, триггер 21 блокировки и блок 22 постоянной памяти. На фиг.1 обозначены вход 23 синхронизации, тактовый вход 24, вход 25 сброса, управляющий вход 26, информационные входы 27, выход 28 готовности, контрольный выход 29, выход 30 синхронизации и информаци- онные выходы 31.

Первыми выходами обоих триггеров 4 и 21 считаются здесь их инверсные выходы.

На фиг.2 обозначены следующие сигналы: а - импульс синхронизации на входе 23; б - тот же импульс на выходе первого элемента 17 задержки; в - сигнал на выходе триггера 4 управления; г - тактовые импульсы на входе 24; д - импульсы на выходе первого элемента 7 И; е - импульс на выходе четвертого элемента 20 задержки; ж - импульс готовности ни выходе 28; з - управляющий импульс на входе 26; и - тот же импульс на выходе третьего элемента 19 задержки.

Устройство работает следующим образом.

Перед началом работы на вход 25 подается импульс сброса, и все элементы устанавливаются в исходное состояние.

Работа устройства начинается с последовательного поступления на входы 27 кодов признаков, характеризующих распознаваемые объекты.

Первый признак поступает в виде кода на информационные входы регистра 15 сдвига, куда заносится синхроимпульсом с входа 23 (фиг.2а). Режим приема кода в регистр 15 обеспечивается подачей разрешающего потенциала с первого (инверсного) выхода триггера А на вход управления режимом регистра 15, поскольку триггер 4 управления находится в исходном состоянии.

Импульс синхронизации с входа 23, задержанный элементом 17 на время параллельной загрузки регистра 15 (фиг.2б), поступает на первый (единичный) вход триггера 4 и устанавливает его второй (прямой) выход в единичное состояние (фиг.2в), при котором регистр 15 переходит из режима параллельной загрузки в режим сдвига, а элемент 7 И открывается и пропускает тактирующие импульсы с входа 24 (фиг.2г). Проходящие через элемент 7 И тактирующие импульсы поступают как на вход сдвига регистра 15, так и на счетный вход первого счетчика 2 импульсов, фиксирующего число сдвигов в регистре 15. При этом код первого признака сдвигается в этом регистре 15 в сторону его старших разрядов.

Как только код первого признака будет сдвинут в регистре 15 на число разрядов, равное числу разрядов в коде первого признака, на выходе переноса счетчика 2 появится импульс, который, во-первых, через первый элемент 10 ИЛИ сбросит триггер 4 в исходное состояние, вновь переводя регистр 15 в режим параллельной загрузки (фиг.2в), во-вторых, выдается на выход 30 в качестве импульса синхронизации о готовности первого признака распознаваемого объекта и, в-третьих, поступает на счетный вход второго счетчика 3 импульсов, фиксирующих число признаков, характеризующих распознаваемый объект.

По сигналу с выхода 30 на информационные входы 27 поступает код второго признака, характеризующий объект распознавания, который будет загружен в регистр 15 и сдвинут аналогичным образом.

Описанные процедуры будут продолжаться до тех пор, пока в регистре 15 не окажется слово, составленное из (п-1) признаков из числа п признаков, характеризующих объект распознавания.

В отличие от прототипа, второй счетчик 3 подсчитывает не все п признаков, а на один признак меньше. Например, если число признаков, характеризующих объект распознавания, равно восьми, то после ввода в регистр 15 семи из них на выходе переполнения второго счетчика 3 появится импульс, который устанавливает триггер 21 блокировки в единичное состояние. При этом триггер 2.1 отрицательным потенциалом с первого (инверсного) выхода запирает (блокирует) элемент 7 И, а положительным потенциалом с второго (прямого) выхода открывает по первому входу третий элемент 9 И.

Теперь после ввода кода последнего признака с входов 27 в регистр 15 синхроимпульс с входа 23 поступает как на первый (единичный) вход триггера 4, так и на второй вход элемента 7 И. Однако тактирующие

импульсы с входа 24 не проходят через этот элемент 7 И. так как он закрыт по другому входу низким потенциалом с триггера 21, поэтому сдвига кода из младших разрядов регистра 15 происходить не будет.

Наоборот, импульс с выхода первого элемента 17 задержки (фиг.26) пройдет через третий элемент 9 И на вход четвертого элемента 20 задержки, где задерживается на время переходных процессов в регистре 15 и дешифраторе 16, и далее поступает на вторые входы второго элемента 8 И и первой группы 5 элементов И (фиг.2е). Дешифратор 16 расшифровывает набранный код, и, если он соответствует коду описания входной ситуации, зафиксированному в устройстве, открывается один из элементов И первой группы 5. С приходом на их вторые входы импульса с выхода элемента 20 задержки указанный импульс проходит на выход соответствующего элемента И первой группы 5 и поступает на соответствующий вход блока 22 постоянной памяти, выполненный в виде ПЗУ, где в фиксированной ячейке по данному входу записаны все параметры распознаваемого объекта.

Код упомянутых параметров считывается на информационные входы буферного регистра 1, куда он заносится импульсом синхронизации, прошедшим четвертый элемент 13 ИЛИ и второй элемент 18 задержки (фиг.2ж). Этот же импульс, задержанный в элементе 18 на время считывания кодового слова из блока 22 постоянной памяти, выдается на выход 28 в качестве сигнала распознавания объекта, а через третий элемент ИЛИ - на сброс регистра 15 сдвига.

По сигналу готовности с выхода 28 на вход 26 поступает сигнал приема кода во внешнюю ЭВМ (фиг.2з), который разрешает считывание кодового слова параметров образа через вторую группу 6 элементов И на информационные выходы 31 устройства. Этот же импульс задерживается третьим элементом 19 задержки на время передачи кода с регистра 1 на выходы 31, а буферный регистр 1 через второй элемент 11 ИЛИ сбрасывается в исходное состояние (фиг.2и).

Если же совокупность признаков, характеризующих предъявленный объект, не соответствует объектам распознавания, зафиксированным в данном устройстве, то высоким потенциалом с вторых выходов дешифратора 16 (с разряда, соответствующего этому коду) через пятый элемент 14 ИЛИ будет открыт второй элемент 8 И и импульс с выхода четвертого элемента 20 задержки проходит через элемент 8 1:1 на выход 29 в качестве сигнала Ложный образ и через третий элемента 12 ИЛИ на вход сброса регистра 15 сдвига, сбрасывая его в исходное состояние.

Таким образом, надежность функцио- 5 нирования устройства повышается. Формула изобретения Устройство для распознавания образов, содержащее регистр сдвига, информационные входы которого являются информаци0 онными входами устройства, вход синхронизации регистра сдвига объединен с входом первого элемента задержки и является входом синхронизации устройства, выход первого элемента задержки соеди5 нен с первым входом триггера управления, первый и второй выходы которого подключены соответственно к входу управления режимом регистра сдвига и первому входу первого элемента И, второй вход которого

0 является тактовым входом устройства, выход первого элемента И соединен с тактовым входом регистра сдвига-и счетным входом первого счетчика импульсов, выход которого подключен к счетному входу второ5 го счетчика импульсов, первому входу первого элемента ИЛИ и является выходом синхронизации устройства, второй вход первого элемента ИЛИ объединен с первыми входами второго и третьего элементов

0 ИЛИ и входами обнуления счетчиков импульсов и является входом сброса устройства, выход первого элемента ИЛИ соединен с вторым входом триггера управления, выходы регистра сдвига подключены к входам

5 дешифратора, выходы первой группы выходов которого соединены с первыми входами соответствующих элементов И первой группы, выход каждого из которых подключен к соответствующим входам блока постоянной

0 памяти и четвертого элемента ИЛИ, выходы блока постоянной памяти соединены с информационными входами буферного регистра, выход 4et8epToro элемента ИЛИ подключен к входу второго элемента задер5 жки, выход которого соединен с тактовым входом буферного регистра, вторым входом третьего элемента ИЛИ и является выходом готовности устройства, выходы буферного регистра подключены к первым входам со0 ответствующих элементов И второй группы, выходы которых являются информационными выходами устройства, вторые входы элементов И второй группы объединены с входом третьего элемента задержки и явля5 ются управляющим входом устройства, выходы второй группы выходов дешифратора соединены с входами пятого элемента ИЛИ, выход которого подключен к первому входу второго элемента И, второй вход которого объединен с вторыми входзми элементов И

первой группы и соединен с выходом четвертого элемента задержки, выход третьего элемента задержки подключен к второму входу второго элемента ИЛИ, выход которого соединен с входом обнуления буферного регистра, выход второго элемента И подключен к третьему входу третьего элемента ИЛИ и является контрольным выходом устройства, отличающееся тем, что, с целью повышения надежности функционирования, в устройство введены третий элемент И и триггер блокировки, первый вход

f

g

i

t 9С

ъ

и

IJLJJLJJJJdJ iilJLJ-LI M U И М I ML.

- II-/;ilHJLC.

t

t}

i

(

i

которого объединен с третьим входом первого элемента ИЛИ и подключен к выходу четвертого элемента задержки, выход второго счетчика импульсов соединен с вторым входом триггера блокировки, первый и второй выходы которого подключены соответственно к третьему входу первого элемента И и первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом первого и входом четвертого элементов задержки.

.

-/t

t}

i