Устройство для информационного сопровождения игры в баскетбол Советский патент 1993 года по МПК A63B71/06 

Изобретение относится к принадлежности для спортивных игр, в частности к при- надтежностям для игры в баскетбол.

Цель изобретения - повышение зре- лиц ности игры в баскетбол за счет получения специальных звуковых эффектов. Эти зву :овые эффекты должны заключаться как в п эостом громком воспроизведении ударов мяча о щит, кольцо, сетку, так и в воз- мохности воспроизведения выкриков наз заний команды, музыкальных фраз, причем смысл звуковых эффектов должен быть с игровой ситуацией: взаимодействие и мяча с щитом, корзиной, сеткой, решения «in судьи и величиной счета. Кроме того, смьсл воспроизводимых фраз и голос могут быть связаны с продажей информации зри- телпм перед игрой или меняться в ходе игр ,i в тотализатор по текущим результатам игры или ходом игры в спортивную лот ;рею. Достижение таких эффектов дол- жнс быть связано с организацией базы данных персональной ЭВМ, входящей в состав устройства и связанных с нею блоков.

Сущность предлагаемого изобретения

ночается в том. что в известное устройэак

СТВ(

для информационного сопровождения

игры в баскетбол, содержащее две баскетбольные стойки, два щита, два кольца, две сетки и информационно-звуковой блок, введены между каждой баскетбольной стойкой и щитом, между каждым кольцом и щитом, между каждым кольцом и сеткой - датчики, выходы первой группы датчиков подключены к первой группе входов первого блока первичной обработки, вход-выход которого связа-н через интерфейс последовательный с первым входом-выходом блока оценки игровой ситуации выполненного виде персональной ЭВМ, выходы второй группы датчиков подключены аналогично через второй блок первичной обработки ко второму входу-выходу персональной ЭВМ. выход которой подключен ко входу информационно- звукового табло, передатчик судьи. связанный со вторыми входами блоков первичной обработки/Причем каждый блок первичной обработки содержит узел усилителей, входы которого являются первой группой входов блока первичной обработки, второй вход которого является входом приемника сигнала с передатчика судьи, выход которого связан с первым входом схемы приоритета, вторая группа входов которой

(/

с

со со х| ю

CJ

подключена к выходам схемы усилителей, а первый выход через информационную шину подключен к первому входу схемы последовательного интерфейса и второму входу схемы управления, выход которой подключен через шину управления к третьему входу схемы приоритета и второму входу схемы последовательного интерфейса, третий вход которой связан с выходом первой схемы оптронной развязки. Выход схемы последовательного интерфейса связан с входом второй схемы оптронной развязки, вход первой схемы оптронной развязки и выход второй схемы оптронной развязки являются входом-выходом блока, вторичный источник питания.

Установленные между элементами баскетбольного оборудования датчики,связан- .ные с двумя блоками первичной обработки формируют сигналы взаимодействия маяча с элементами баскетбольного оборудования: сеткой, щитом, кольцом.

В результате первичной обработки этих сигналов и сигнала судьи, засчитывающего мяч, устройство первичной обработки выдает сигналы, описывающие игровую ситуацию в цифровой форме, которая затем обрабатывается в блоке оценки игровой ситуации, т.е. персональной ЭВМ и через информационно-звуковой блок воспроизводится фраза, соответствующая данной игровой ситуации,

В известном баскетбольном оборудовании такие устройства и блоки отсутствуют. На фиг. 1 приведена схема устройства для информационного сопровождения игры в баскетбол; на фиг. 2 - функциональная схема блока первичной обработки; на фиг.З - функциональная схема приоритетов; на фиг. 4 - временная диаграмма схемы приоритетов; на фиг. 5- функциональная схема управления.

Устройство для информационного сопровождения игры в баскетбол содержит баскетбольные стойки 1,2, два щитаЗ, А, два кольца 5, б, две сетки 7,8, датчики, установленные между перечисленными выше элементами 9, 10, 11, 12, 13, 14, Выходы датчиков 9, 11, 1-3 подключены к первой группе входов первого блока обработки 15. Выходы датчиков 10. 12, 14 подключены к первой группе входов второго блока первичной обработки 16. Вторые входы первого и второго блоков первичной обработки 15, 16 связаны с передатчиком 17 судьи. Входы- выходы блоков первичной обработки 15, 16 связаны через интерфейсы последовательные 19, 20 с первыми и вторыми входами- выходами блока оценки игровой ситуации в виде персональной ЭВМ 18, выход которой

связан с входом информационно-звукового табло 21. Каждый блок первичной обработки 15, 16 содержит узел усилителей 22. приемник 23 сигнала с передатчика судьи,

схему управления 24, схему приоритета 25, схему последовательного интерфейса 26, первую и вторую схемы оптронной развязки 7, 28, вторичный источник 29.

Перед началом работы устройства (началом игры) оператор персональной ЭВМ вводит в базу данных условия и параметры тотализатора или спортивной лотереи, например, ход счета во встрече по ее временному графику, производительность игроков

ц фразы, связанные с ходом встречи, полученные от желающих, или заказанные, или из набора стандартных голосовых фраз или музыкальных фраз. В ходе игры в баскетбол мяч взаимодействует с элементами баскетбольного оборудования: щитом, кольцом и корзиной. Датчики, установленные на элементах баскетбольного оборудования, вырабатывают сигналы, которые поступают в первый или второй блоки первичной обработки 15. 16, где происходит их формирование, первичная обработка. Сигнал с передатчика судьи поступает в блоки первичной обработки 15,16, где происходит его формирование и первичная обработка и

совместно с сигналами датчиков через интерфейс последовательный 19, 20 в последовательном коде в блок оценки игровой ситуации в вид первоначальную ЭВМ 18, где происходит их алгоритмическая обработка.

5 Персональная ЭВМ 18 оценивает игровую ситуацию, отображает на экране дисплея результат и синтезирует звуки или речь, которая передается на информационно-звуковое табло. Туда же передается результат

0 счета. В зависимости от развития игровой ситуации персональная ЭВМ поводит сравнение результатов с базой данных и меняет звуковые фразы и речь, выдаваемые на информационно-звуковое табло.

5 Возможные ситуации взаимодействия мяча с баскетбольным оборудованием и решения судьи сведены в таблицу истинности (см.таблицу 1): каждому сигналу с датчиков 9-14 в таблице истинности соответствует

0 знак 1. отсутствие сигнала с датчика кодируется О. Если, например, число датчиков 9, 10 устанавливаемых между стойкой и щитом отличается от одного (два или четыре), то соответственно на блок первичной обра5 ботки поступит не одна единица, а несколько (по числу датчиков). При этом один или несколько датчиков могут не сработать, а срабатывает один датчик или часть датчиков. Схема первичной обработки вырабатывает сигнал срабатывания и в этом случае.

Таким образом, в таблице указывается ситуация после оценки сигналов с группы датчиков. Такая ситуация наблюдается при /даре мяча в край щита. Подробное описание процесса функционирования обработки приводится ниже,

. Блок первичной обработки 15,16 содержит схем/усилителей 22, предназначенную для согласования выходных параметров датчиков с входными параметрами схемы приоритета, приемник 23 сигнала с передатчика судьи, схему управления 24, схему приоритета 25, схему последовательного интерфейса 26, первую схему 27 оптронной развязки на базе оптопары транзисторной, вторую схему 28 оптрон ной развязки на базе оптопары транзисторной,вторичный источник питания 29.

Рассмотрим функционирование блока первичной обработки на примере одной из ситуаций, приведенных в таблице щит-сетка-результат.

Приведенная выше ситуация возможна при следующем игровом эпизоде - мяч от эроска игрока попадает в щит, затем в сетку кольца и результат подтверждается или отменяется сигналом, поступающим с пере- датчика 17 судьи на второй вход приемника сигналов 23, выход которого соединен с первым входом узла приоритета 25. При удаче мяча о щит и последующем попадании го в сетку, сбрасывает соответствующие датчики и сигналы с их выходов поступают на первый вход схемы усилителей 22, выход которой соединен со вторым входом схемы приоритета 25. Сигналы, поступающие на первый и второй входы схемы приоритета 25 с датчиков щита и сетки, а также с выхода приемника сигнала с передатчика судьи 23, фиксируются на соответствующих входных триггерах схемы-приоритета 25 в порядке их поступления, переводя триггеры в единичное состояние. Со схемы управления 24 по шине управления на третий вход схемы приоритета 25 поступают сигналы опроса, по которым схема приоритета .25 формирует на выходе информационной шины двоичные коды, соответствующие единичному состоянию соответствующих входных триггеров схемы приоритета 25. Двоичные коды со схемы приоритета 25 по информационной шине поступает на первый вход схемы последовательного интефейса, на второй вход которой с выхода схемы управления 24 по шине управления поступают сигналы запуска схемы последовательного интерфейса 26.

По сигналу запуска схема последовательного интерфейса 26 формирует на своем выходе и выдает на пятый вход второй

схемы оптрон ной развязки 28 последовательный двоичный код, С выхода второй схемы 28 оптронной развязки последовательный десятичный код поступает блок 5 оценки игровой ситуации в персональную ЭВМ 18. Таким образом, одиночные сигналы, поступающие с датчиков щита, сетки и приемника сигналов с передатчика судьи 23 на первой и второй входы блока первичной

0 обработки 15, 16 будут преобразованы в соответствующий параллельный двоичный код и переданы в последовательном коде по каналу 19. 20 на персональную ЭВМ 18 в порядке их поступления на блок первич5 ной обработки 15 и в соответствии с их приоритетом. Персональная ЭВМ 18 по двоичному коду посылок, поступающих по каналу 19, 20 от блока первичной обработки 15, 16, распознает номера датчиков, а по интер0 валу между посылками фиксирует время их поступления, после чего принимается решение о создании соответствующего информационно-звукового эффекта.

В нашем случае игровая ситуация, в ре5 зультате которой мяч после одного или нескольких ударов о щит попадает в сетку, подтверждается судьей и сопровождается соответствующим информационным звуковым эффектом. В состав блока первичной

0 обработки информации 15,16 входит схема приоритета 25, предназначенная для преобразования сигналов, поступающих на ее вход с датчиков щита, кольца, сетки и приемника сигналов с передатчика судьи 23 в

5 порядке их поступления и в соответствии с приоритетом, в параллельный восьмиразрядный двоичный код. Схема приоритета 25 блоков первичной обработки 15, 16 содержит п+1 входных D-триггеров, п+1 буферных

0 триггеров, п+1 логических элементов И (по числу датчиков), шифратор, Ш1 с выходами усилителя, логический элемент ИЛИ. Функ циональная схема приоритета 25 изображена на фиг. 3.

5, ..

Временная диаграмма работы схемы приоритета 25 приведена на фиг. 4. Сигналы с выходов датчиков щита, сетки, кольца и .приемника сигнала с передатчика судьи по0 ступают на входы Dlo-Dln+1 схемы приоритета 25 на С-входы триггеров DBo-DBn-И, которые переводят соответствующие единичные выходы DKi-DKn+1 входных D-триггеров Di-Dn+i в единичное состояние. На

5 вход схемы ИЛИ схемы приоритета 25 из схемы управления 24 поступает сигнал опроса, представляющий собой совокупность сигналов DQUT1 Л WTBT. С выхода схемы ИДИ сигнал опроса поступает на входы логических элементом И1-Ип+1, на вход

стробирования шифратора Ш1, на входы запрета входных триггеров Di-Dn-M..

При поступлении сигнала Опрос на схему приоритета на одном из выходов DOo-DOn-н логических элементов И1-Ип+1, соответствующий входной триггер которого находится в единичном состоянии в порядке приоритета от DO до Dnti. появится низкий уровень сигнала, который поступает на вход схемы шифратора Ш1. Этот же сигнал своим задним фронтом сбросит соответствующий входной D-триггер в исходное состояние.

Таким образом, на выходе AD(00-07) шифратора Щ1 по сигналу стробирования формируется параллельный двоичный код соответствующего датчика, который поступает на схему последовательного интерфейса.

Управление передачей параллельного двоичного кода датчиков щита, сетки, кольца, приемника сигнала с передатчика судьи по последовательному каналу 19, 20 осуществляет схема управления 24, входящая в состав блока первичной обработки 15, 16. Функциональная схема управления изображена на фиг. 5. Схема управления содержит микропроцессор CPU, регистр адреса RG, селектор управляющих сигналов PLM, постоянное запоминающее устройство ROM, оперативное запоминающее устройство RAM, схему пуска СП. Схема управления 24 предназначена для: управления передачей двоичного кода датчиков и приемника сигнала 23 с передатчика судьи, формируемого на информационной шине схемой приоритета по каналу организованного схемой последовательного интерфейса 26 и второй схемой оптронной развязки 28, управление передачей информации о результатах функционального контроля по каналу 19, 20, управления приемом информации по каналу 19, 20, организованному схемой последовательного интерфейса 26 и первой схемой оптронной развязки 28.

При включении питания схема пуска отрабатывает сигналы OSLO, ASLO, BSYD, HALT, WO. Сигналы OSLO. ASLO. HALT, WO поступают на первый вход микропроцессора CPU, при этом микропроцессор CPU загружает в свой регистр адреса адрес 7777300008 и начинает выполнение программы с этого адреса. Сигналы BSYD, DCLO с выхода схемы пуска поступает на схему последовательного интерфейса 26. устанавливая ее в исходное состояние.

Микропроцессор CPU под управлением программы пользователя, хранящейся в постоянном запоминающем устройстве

ROM с адреса 7777300008 осуществляет загрузку содержимого ROM в оперативное запоминающее устройство RAM и затем передает управление программе, переписанной в оперативной запоминающее устройство RAM. При этом информация, содержащая адреса и данные со второго входа-выхода микропроцессора CPU поступает: на первый вход регистра адреса RG по

0 информационной шине на вход-выход схемы последовательного интерфейса 26, на первый вход-выход оперативного запоминающего устройства RAM, на первый выход постоянного запоминающего устройства

5 ROM. С третьего выхода микропроцессора CPU сигналы: BS, IAK, SYNC. DIN, DOUT, INIT поступают на вход схемы последовательного интерфейса 26, с выхода которой на четвертый вход микропроцессора CPU

0 поступают сигналы IRQ, RPLY; BS, SYNC поступают на второй вход схемы регистра адреса RG: DOUT поступает на второй вход схемы оперативного запоминающего устройства RAM; DIN, DOUT поступают на пер5 вый вход схемы селектора управляющих сигналов PLM, с которой на вход микропроцессоров CPU поступает ответный сигнал RPLY; WTBT, INIT поступают на схему приоритета 25.

0 Регистр адреса RG фиксирует адреса, поступающие с выхода микропроцессора CPU при его обращении к постоянному ROM и оперативному RAM запоминающим устройствам и со своего выхода выдает эти

5 адреса на второй вход селектора управляющих сигналов PLM, на второй вход оперативного запоминающего устройства RAM, на третий вход постоянного запоминающего устройства ROM.

0 На выходе селектора управляющих сигналов формируются следующие сигналы: ОБР ПЗУ поступает на третий вход постоянного запоминающего устройства ROM, ОБР ОЗУ поступает на четвертый вход оператив5 ного запоминающего устройства RAM: DOUT1 поступает на третий вход схемы приоритета 25 и формируется селектором управляющих сигналов PLM при обращении микропроцессора CPU к буферному регист0 ру передачи последовательного интерфейса 26; RPLY поступает на четвертый вход микропроцессора CPU и определяет завершение канальных циклов ВВОД/ВЫВОД . микропроцессора CPU к схемам постоянно5 го ROM и оперативного RAM запоминающего устройства.

При выполнении рабочей программы микропроцессор CPU осуществляет функциональный контроль схем блока первичной обработки 15, 16с выдачей результатов

контроля на схему последовательного ин- зрфейса 26 для передачи по каналу ИРПС персональную ЭВМ 18.

Микропроцессор CPU управляет схе- ой последовательного интерфейса 26 для выдачи двоичного кода датчиков щита, коль- иа. сетки и приемника сигнала с передатчика судьи 23 по каналу, использул байтовые операции вывода нулевой информации при обращении к схеме последовательного ин- ерфейса 26. При этом сигналы DOUT1 с селектора управляющих сигналов PLM и WTBT с микропроцессора CPU запускают схему приоритета 25, которая формирует на мине (00-07) в порядке приоритета двоич- i-ые коды датчиков, В то же время схема управления 24 формирует на информацион- ь ой шине (00-15) нулевую информацию (высокие уровни).

Так как физическое объединение шины (00-07) схемы приоритетов 25 с шиной (00- 15) схемы управления 24, представляет собой проводную сборку, то на схему после- ; овательного интерфейса 26 по информаци- онной шине поступает двоичный код ;атчика со схемы приоритета 25. Частота вывода двоичных кодов датчика на схему последовательного интерфейса 26 определяется частотой следования посылок на пе- I едзчу в канал. Окончание каждой госледовательной посылки на выходе схемы последовательного интерфейса 26 сопровождается выдачей сигнала IRQ CPU, го которому рабочая программа микропроцессора CPU осуществляет последую- иие циклы байтовой операции вывода нулевой информации в буферный регистр передачи схемы последовательного интерфейса 26.

При передаче в схему последовательно- по интерфейса 26 из схемы управления 24 1 нформации о результатах функциональ- 1-ого контротя микропроцессора CPU по сигналу IRQ со схемы последовательного v нтерфейса 26 осуществляет последова- тельность канальных операций вывода информации о результатах контроля по / нформационной шине (00-15). при этом сигнал WTBT на выходе микропроцессора CPU не формируется и на выходе (00-07) схемы приоритетов 25 устанавливается нулевая информация (высокие уровни сигналов). В результате на первый информационный вход схемы последовательного t нтерфейса 26 поступает информация о ре- эультатах контроля с шины (00-15) схемы управления 24,

В том случае, если из персональной ciBM 18 по каналу 19, 20 поступает информация на блок первичной обработки 15.16.

то схема последовательного интерфейса 26 после приема каждой посылки отрабатывает сигнал IRQ. поступающий на четвертый вход микропроцессора CPU схемы управления 24. По этому сигналу микропроцессор CPU осуществляет цикл канального ввода с буферного регистра приема схемы последовательного интерфейса 26.

Конструктивно блоки первичной обработки 15,16 выполняются в виде отдельных закрытых в корпусе конструктивов, которые устанавливаются в непосредственной близости от баскетбольного оборудования, к ним подключаются провода отдатчиков, кабель первичного питания 220/380 В, 50 Гц и линия интерфейса последовательного в виде кабеля, идущего с персональной ЭВМ 18, установленной на расстоянии до 100 м от баскетбольной площадки. Датчик судьи может быть реализован в виде электромагнитного передатчика, работающего на одной или нескольких частотах или ультразвукового передатчика, вмонтированного в сирену (свисток) судьи. Аналогично может быть организован приемник сигнала с передатчика судьи 23, т.е. на электромагнитном или ультразвуковом принципе.

Технико-экономическая эффективность предлагаемого изобретения заключается в повышении зрелищности игры в баскетбол, а именно: возникает возможность сопровождения игры звуковыми эффектами, содержание которых зависит от хода игры, результативности игроков.

Так как в устройстве используется персональная ЭВМ, то существенный эффект от внедрения устройства заключается в возможности использования базы данных, в которую входят условия тотализатора или оперативной лотереи. При этом звуковые сигналы (или тип, содержание, тональность, громкость) будут зависеть от условий тотализатора или спортивной лотереи и индивидуальных особенностей и желания участвующих в них зрителей и хода игры. Такие возможности тесной связи хода игры с желаниями и симпатиями зрителей позволяет получить существенный коммерческий эффект от игры и сделать ее более популярной.

Формула изобретения

1. Устройство для информационного сопровождения игры в баскетбол, содержащее установленные на стойках щиты с закрепленными на них кольцами с сетками и блок управления, отличающееся тем. что, с целью повышения зрелищности игры в баскетбол за счет получения специальных звуковых эффектов, в устройство введены датчики ударов, первая группа которых установлена на одной, а вторая - на другой стойке, причем датчики ударов обеих групп установлены между каждой баскетг- больной стойкой и щитом, между каждым кольцом и щитом, между каждой сеткой и кольцом, при этом выходы датчиков первой и второй групп подключены к входам блока управления, а блок управления выполнен в виде первого и второго блоков первичной обработки, выходы-входы которых через блок оценки игровой ситуации подключены к информационно-звуковому табло, и передатчика судьи, подключенного выходом к вторым группам входов блоков первичной обработки, первые группы входов которых являются входами блока управления.

2. Устройство поп. 1,отличающее- с я тем, что каждый блок первичной обработки содержит схемы усилителей, приоритета, управления, оптронной развязки, последовательного интерфейса, приемник сигнала с передатчика судьи, причем входы

схемы усилителей являются первой группой входов блока первичной обработки, второй вход которого является входом приемника сигнала с передатчика судьи, выход которого связан с первым входом схемы приоритета, вторая группа входов которой подключена к выходам схемы усилителей, а первый выход через информационную шину подключен к первому входу схемы последовательного интерфейса и второму входу-выходу схемы управления, выход которой подключен через шину управления к третьему входу схемы приоритета и второму входу схемы последовательного интерфейса, третий вход которой связан с выходом первой схемы оптронной развязки, выход схемы последовательного интерфейса связан с входом второй схемы оптронной развязки, вход первой схемы оптронной развязки и выход второй схемы оптронной развязки является входом-выходом блока первичной обработки.

I

19

-/18

2/

Сеть lzo/3808

50 k

W

15

сеть iiQlmesorn

Фиг. 1

Сущность изобретения: устройство содержит две стойки 1, 2, два щита 3, 4, два кольца 5, 6, две сетки 7, 8, Шесть датчиков 9-14, два блока первичной обработки 15,16, передатчик 17 судьи, персональная ЭВМ 18. информационно-звуковое табло 21. 9-11- 13-15: 10-12-14-16: 17-15: 17-16: 17-16: 15-18: 16-18:18-21. 1 з.п.ф-лы, 1 табл. 5 ил.

cpt/e.Z

ffti/e

tptse.3

CPU

С/7

/W

tj

PJ

MM

Ш

ЯАМ

фс/е.5