УСТРОЙСТВО для МОДЕЛИРОВАНИЯ ЗАПАЗДЫВАНИЯ РЕЛЕЙНЫХ ЭЛЕМЕНТОВ Советский патент 1967 года по МПК G06G7/625 

Известны устоойства для воспроизведения запаздывания при моделировании различных линейных и нелинейных функций, состоящие из релейно-коммутационных схем и интеграторов или ннерцнонных звеньев.

Предлагаемое устройство отличается тем, что в нем установлены дополнительный интегратор и два реле, из которых одно подключено параллельно входу устройства, а второе - в цепь обратной связи, охватывающей релейный блок. Это позволяет упростить схему моделирования симметричного несимметричного заназдывания при отпускании или срабатывания релейного элемента для сигналов различной полярности.

На чертеже изображена схема предлагаемого устройства.

Блок запаздывания включает последовательно включенные охваченные жесткой отрицательной обратной связью интегратор / и релейный блок 2, воспроизводящий обобщенную релейную характеристику,. а также интегратор 3, для фиксирования длительности входного импульса, и электромагнитные реле 4, 5, 6 }i 7 типа РЭС-10 с собственным временем запаздывания 0,003 сек, обеспечивающих необходимую коммутацию схемы.

с фиксированной амплитудой и неизвестной заранее длительностью. При этом возможны два случая.

I. Длительность TJ, входного импульса

меньше времени тгср заназдывания при срабатывании релейного элемента, т. е. ТИ ТСРПри подаче входного импульса срабатывают реле 7 и в зависимости от полярности входного сигнала реле 4 или 5. Реле 7 контактами 8 подключаег параллельно сопротивлению RI во входной цепи интегратора / сопротивление 2, а контактами 9 готовит цепь шунтирования выхода интегратора 3. Реле 4 (или реле 5) контактами 10 блокируется и

дублирует подачу напряжения на вход интегратора 1, а контактами 11 и 12 расшунтирует выходы интеграторов, которые начинают интегрирование. При снятии вхт,ного импульса (еще до момента срабатывания релейного блока, т. е. до момента появления на его выходе нанряжения) отпускает реле 7, вследствие чего интегратор 3 прекращает интегрирование. Выходное напряжение LBH.XI интегратора 5 зависит от

длительности входного импульса t/g :

(1).

где f/oA - напряжение, соответствующее величине зоны нечувствительности характеристики релейного блока, выходное напряжение интегратора / превысит величину зоны нечувствительности релейного блока, и на его выходе, являющемся выходной всей схел1ы, устанавливается скачком напряжение вых,. , которое заранее делают равным входному напряжению. При этом срабатывает реле 6 и своими контактами 13 рвет цепь (контакты 1-2) реле 4 (или реле 5), которое отпускает, а контактами 14 подключает напряжение с выхода интегратора 3 на вход релейного блока (входное напряжение схемы на вход релейного блока при замкнутых контактах 9 реле 7 не поступает, так как закорачивается чере сопротивление з на землю). Реле 4 (или реле 5) отпускает и прекращает подачу напряжения на вход интегратора 1. Наличие цепи отрицательной обратной связи приводит к тому, что выходное напряжение интегратора / начинает умеиьшаться со скоростью.

и , )

R CZAlC2

При значении RiC-2 R- Ci напряжение на выходе всей схемы после срабатывания релейного блока скачком упадет до нуля через время

и+- отп--н + (4),

вх

где f/AB - напряжение, соответствующее щирине петли характеристики релейного блока, а

Тотп -запаздывание при отпускании (выключении) релейного элемента.

При этом отпускает реле 6 и контактами 15 и 16 щунтирует выходы интеграторов. Схема возвращается в исходное состояние. П. -Гв TCP .

В отличие от первого случая, входной импульс снимается после срабатывания релейного блока, определяемого временем Тср (2). Реле 6, сработав, контактами 14 щунтирует выход интегратора 3, так как реле 7 под напряжением и его контакты 9 замкнуты. Выходное напряжение интегратора 3 становится равным нулю.

Для того, чтобы напряжение обратной связи компенсировало входное напряжение и выходное напряжение интегратора / перестало увеличиваться при срабатывании релейного блока, необходимо величину сопротивления RZ подобрать так, чтобы

R,

(о).

1 + R2

При снятии входного импульса выходное напряжение интегратора Л благодаря цепи обратной связи, начинает уменьшаться и челв

10 рез время oTn

(6)

„,.

скачком падает до нуля. Реле 6 отпускает, и схема возвращается в исходное состояние. Из формул (2), (4) и (5) видно, что время

запаздывания определяется как параметрами интегратора, так и характеристиками релейного блока, что позволяет задавать величины ср и torn независимо друг от друга.

Устройство позволяет моделировать временное запаздывание, изменяющееся в течение времени либо по заданному закону, либо в соответствии с некоторым сигналом, имеющимся в системе. Для этого в релейном блоке необходимо установить блоки переменных

коэффициентов или функциональные схемы.

Таким образом, предлагаемое устройство

пригодно для воспроизведения запаздывания

релейных элементов для любых соотнощений

времен запаздывания и длительностей импульсов при единственном ограничении: очередной импульс не должен поступать на вход блока запаздывания раньше, чем исчезнет импульс на выходе релейного блока.

Предмет изобретения

Устройство для моделирования запаздывания релейных элементов, содержащее последовательно включенные интегратор и релейный блок, отличающееся тем, что, с целью упрощения схемы моделирования симметричного и несимметричного запаздывания при отпускании или срабатывании релейного элемента для сигналов различной полярности на его входе, в нем дополнительно установлены второй интегратор и два реле, из которых одно подключено параллельно входу устройства, а другое - в цепь жесткой отрицательной обратной связи, охватывающей релейный блок и первый интегратор, причем контакты этих реле включены в цепи управления обоими интеграторами.