ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Советский патент 1968 года по МПК G06G7/26 

В известных функциональных преобразователях с комбинированной формой представления переменных выходная величина представляется в аналоговой форме, что связано с ограничением точности.

Для повышения точности при работе в комбинированных вычислительных системах с представлением переменных раздельно аналоговой и цифровой частями предлагаемый преобразователь содержит цифровой и аналоговый интерполяторы и блок оценки. Входы цифрового интерполятора подключены к старшим разрядам значений функции в узлах интерполирования, хранящихся в регистрах запоминающего устройства, входы аналогового интерполятора соединены с младшими разрядами значений функции в узлах, а блок оценки подключен к входным и выходным регистрам.

На приведенной схеме устройства приняты следующие обозначения:

1 - входной регистр; 2 - дешифратор адреса числа; 3 - запоминающее устройство; 4 - регистр X_ци цифрового интерполятора; 5, 6 - регистры Y_0,2i, Y_0,2i+1; 7, 8 - выходные регистры Y_ц; 9 - регистр ΔY_i,0; 10 - цифро-аналоговый преобразователь; 11 - блок оценки; 12 - триггер знака; 13 - пороговая схема; 14 - цифро-аналоговый преобразователь; 15 - аналоговый интерполятор; 16 - выходной усилитель-сумматор Y_a; 17-28 - вентили; 29-32 - диодные схемы; 33_х и 33_y - генераторы импульсов.

Функциональный преобразователь состоит из входного регистра 1 для запоминания X_ц, который связан через дешифратор 2 адреса числа с запоминающим устройством 3, цифрового интерполятора, аналогового интерполятора 15 и выходных регистров 7, 8.

Цифровой интерполятор состоит из генераторов импульсов 33_x и 33_y, регистров 5 и 6 (для хранения величин Y_0,2i и Y_0,2i+1), которые через диодные схемы 29 и 30 и систему вентилей 17-24 соединены с выходными регистрами, а также регистра 4 (для запоминания Х_ци), соединенного с регистрами 5, 6 через диодные схемы 31 и 32 и через вентили 25-28 регистра 9 (для запоминания разности ΔY_i,0, связанного через цифро-аналоговый преобразователь 10 с суммирующим выходным усилителем 16, блока оценки 11, триггера знака 12 и пороговой схемы 13, служащих для сокращения времени интерполяции в цифровом интерполяторе.

Цифровой интерполятор осуществляет интерполяцию между старшими разрядами значений функции в узлах, а аналоговый интерполятор - между младшими разрядами значений функции в узлах.

Устройство работает следующим образом.

Для определенности предполагается, что значения Х_цу, Y₀ и Y_ц представлены двоично-десятичным кодом.

По команде начала преобразования из запоминающего устройства 3 на счетчики-регистры 5, 6 в параллельной форме поступают двоично-десятичные коды старших разрядов значений функции в двух соседних узлах интерполяции, адрес которых определяется кодом Х_цу.

Регистр 5 хранит значение функции, заданное в четном узле (2i), регистр 6 - в нечетном (2i+1).

Цифровая интерполяция между выбранными значениями кодов Y_0,2i и Y_0,2i+1 происходит следующим образом. Коды, записанные на счетчиках регистров 5, 6, преобразуются в последовательность импульсов при помощи схемы, состоящей из генератора импульсов 33_y, вентилей 17 и 18 и диодных схем 29 и 30, фиксирующих нулевое состояние.

Вентиль 17 представляет собой собирательную схему для сигналов с генератора 33_y и выходов 29; вентиль 18 представляет собой собирательную схему для сигналов с генератора 33_y и выходов 30.

Последовательности импульсов, соответствующие записанным в регистры 5 и 6 кодам, поступают с выходов вентилей 17, 18 на вентили 19-20. На выходе 20 всегда появляется последовательность импульсов, соответствующая значению функции в узле интерполяции i, а на выходе 19 - в узле (i+1).

Вентили 19, 20 реализуют следующие логические формулы:

где U₁₇-U₂₀ - выходные напряжения вентилей 17-20;

- младший двоичный разряд двоично-десятичного кода Х_ц.упр (несет информацию о четности или нечетности выбранного интервала интерполяции).

Какую последовательность импульсов Y_i или Y_i+1 следует записать в старшую декаду 8 выходного регистра, хранящего Y_ц, определяет блок оценки 11, управляющий вентилями 21, 22. Работа блока оценки пояснена ниже.

Разность ΔY_i,0=(Y_i+1,0-Y_i,0) определяется с помощью вентилей 23, 24.

Если ΔY_i,0>0, то последовательность импульсов, соответствующая разности ΔY_i,0, появляется на выходе 23.

Если ΔY_i,0<0, то эта последовательность импульсов появляется на выходе 24.

Вентили 23, 24 реализуют следующие логические формулы:

где U₂₃; U₂₄ - выходные напряжения вентилей 23, 24;

a₂₉; a₃₀ - выходные напряжения диодных схем 29, 30.

Последовательность импульсов, соответствующая ΔY_i,0, записывается в счетчик-регистр 9 и хранится там до следующей команды начала функционального преобразования. С помощью цифро-аналогового преобразователя 10 образуется произведение ΔY_i,0·Х_ан, входящее в основную формулу интерполяции

Знак аналогового произведения ΔY₀·X₀ определяется триггером знака 12, включенным на выход вентиля 24. Величина произведения ΔY_i,0·Х_ци, входящего в состав формулы (1), образуется путем многократного определения ΔY_i,0 и записи этой величины в накапливающий регистр (7, 8).

Для этого код Х_ци преобразуется в последовательность импульсов, при этом каждый импульс этой последовательности служит командой на начало преобразования.

Преобразования кода Х_ци в последовательность импульсов выполняет схема, в состав которой входит счетчик-регистр 4, вентили 25-28, диодные схемы, фиксирующие код 0 и код 10 в регистре (31 и 32), а также генератор импульсов 33_х.

При этом частоты находятся в следующем соотношении:

где α - число разрядов в коде Y_i,0.

После окончания цикла преобразования на выходном регистре образуется величина Y_ц=Y_i,0+ΔY₀X_ци, а на выходе цифро-аналогового преобразователя 10 образуется величина ΔY_i,0·X_a, которая суммируется с Y_a на аналоговом сумматоре 16.

Для сокращения максимального времени функционального преобразования предназначен блок оценки 11, который в зависимости от величины Х_ци управляет записью в старшую декаду 8 выходного регистра последовательности импульсов, соответствующей Y_i или Y_i+1, а также направлением счета в выходном счетчике-регистре так, что при интерполяция осуществляется по формуле (1), а при по формуле

где ΔY_i,0=Y_i+1,0-Y_i,0; X_цимакс - максимальное значение кода Х_ци.

На вход блока оценки воздействует триггер знака 12, несущий информацию о знаке разности ΔY_i,0, и схема 13, реагирующая на величину Х_ци.

Схема 13 реализует формулу

где А - выходное напряжение схемы 13.

Предлагаемый функциональный преобразователь обеспечивает более высокую точность по сравнению с известными функциональными преобразователями с аналоговым выходом, что достигается путем включения в схему функционального преобразователя цифрового интерполятора.

При этом быстродействие предлагаемого функционального преобразователя не хуже, чем быстродействие известных функциональных преобразователей, так как в предлагаемом функциональном преобразователе аналоговый и цифровой интерполяторы работают параллельно во времени.

Функциональный преобразователь для комбинированных вычислительных систем, в которых машинные переменные представлены раздельно цифровой и аналоговой частями, содержащий выходной и входной регистры, запоминающее устройство и устройство для интерполяции, отличающийся тем, что, с целью повышения точности и повышения быстродействия, устройство содержит цифровой и аналоговый интерполяторы и блок оценки, причем входы цифрового интерполятора подключены к старшим разрядам значений функции в узлах интерполирования, хранящихся в регистрах запоминающего устройства, входы аналогового интерполятора соединены с младшими разрядами значений функции в узлах, а блок оценки подключен к входным и выходным регистрам.