УСТРОЙСТВО для ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ Советский патент 1969 года по МПК G06F7/38 

Изобретение относится к области цифровой вычислительной техники.

Известны устройства для вычисления квадратного корня, содержащие регистры, сумматор и счетчик циклов. Недостатком известных устройств является их громоздкость.

Предлагаемое устройство отличается тем, что оно содержит дешифратор со схемами объединения на выходе, входы которого подключены к выходам счетчика цикла и к выходу триггера знакового разряда сумматора, выходы дешифратора через схемы объединения подсоединены к соответствующим разрядам регистра, выходы регистра сдвига соединены со входами сумматора.

Это позволяет упростить устройство.

На чертеже показана схема устройства.

В сумматоре / хранится подкоренное выражение, в регистре 2 формируется переменный код, в регистре 3 накапливается результат вычисления квадратного корня.

Счетчик циклов 4 с дешифратором 5 используется для записи кодов 101 или 011 в зависимости от знака сумматора 6 с помощью схем объединения 7 в триггеры 8.

Перед началом вычисления подкоренное выражение находится в сумматоре 1. Выполнение операции в описываемой схеме сводится к формированию переменного кода в регистре 2 путем записи кодов 101 или 011 в

триггеры 8 по следующему правилу: если знак сумматора 6 положителен, то в разряды (2t-3), (2/-2), (2t-1) записывается код 101 соответственно; если знак сумматора 6

отрицателен, то в разряды (2f-3), (2i-2), (2i-1) записывается код Oil соответственно, где i - номер цикла; и записи «1 в младший разряд регистра 3, если знак сумматора 6 положителен, или записи «О, если знак

сумматора 6 отрицателен. Далее, выполнение операции сводится к сдвигу содержимого регистра 2 на один разряд вправо и содержимого регистра 3 на один разряд влево; вычитание содержимого регистра 2 из содержимого

сумматора }, если знак сумматора 6 положителен, или , если знак сумматора 6 отрицателен.

После выполнения цикла к содержимому счетчика циклов 4 добавляется «1.

Для записи кодов 101 или 011 в определенные разряды регистра 2 в соответствии с номером цикла используется дешифратор на счетчике циклов 4 со схемами объединения 7. Ощибка вычисления квадратного корня не

превышает единицы младшего разряда (как при выполнении операции деления). Пример /г 5 Вычислить Y 0,1010Т. Исходное состояние регистров 2 R 3 (Р2 и

00.10101.000

1цикл i - 1

-00.10101.000 + сдвиг

. - 11.11000.000 00.1101.000

2цикл / 2

00.01101.000 + сдвиг 11.10110.000

. 00.00011.000

3цикл / 3

00.00011.000 + сдвиг 11.11100.100

. 11.11100.100

4цикл i 4

11.11100.100

+ сдвиг

00.00011.011

.

11.11111.111

5цикл i - 5

11.11111.111 + сдвиг 00.00001.100

. 00.00001.011

6цикл i б

00.00001.011 + сдвиг 11.11111.010

. 00.00000.101

в последнем цикле (г 6) сдвиг на регистре 3 не производится. Результат выполнения операции находится на регистре 3.

Результат У 0,10101 0,11001.

Предмет изобретения

Устройство для вычисления квадратного корня, содержащее параллельный сумматор.

Р2 0.00000.000 Р3 0.00000

РЗ 0.00001

Р2 0.10000.000 РЗ 0.00010 Р2 0.01000.000

РЗ 0.00011

Р2 0.10100.000 Р2 0.01010.000 РЗ 0.00110

Р2 0.01101.000

РЗ 0.00111 Р2 0.00110.100 Р3 0.01110

Р2 0.00110.110

Р3 0.01110 Р2 0.00011.011 РЗ 0.11100

Р2 0.00011.001

Р3 0.11100 Р2 0.00001.100 РЗ 0.11000

Р3 0.11001

Р2 0.00001.100 Р2 0.00000. ПО Р3 0.11001

регистры и счетчик циклов, отличающееся тем, что, с целью упрощения устройства, оно содержит дешифратор со схемами объединения на выходе, входы которого подключены к выходам счетчика цикла и к выходу триггера знакового разряда сумматора, выходы дешифратора через схемы объединения подсоединены к соответствующим разрядам регистра, выходы регистра сдвига соединены со входами сумматора.

оУ