Предложенное устройство относится к области автоматики и вычислительной техники и предназначено для построения логических и арифметических устройств.
Известны параллельные сумматоры на ферриттранзисторных элементах, содержащие трехвходовую ячейку в цени иереноса, элемент задержки и ячейку памяти,
Предложенное устройство отличается тем, что содержит однотактный двоичный счетчик, выход которого соединен с обмоткой считывания элементарной ячейки, а его вход - с обмоткой записи элементарной ячейки.
Это позволяет повысить быстродействие устройства и уменьшить потребляемую мондность.
Па чертеже изображена схема описываемого устройства.
Устройство содержит однотактный двоичный счетчик /, элементарную ячейку 2 с входными обмотками считывания и записи и элементарную ячейку 3 с самовозбуждением. В исходном состоянии ячейка 2 и счетчик / находятся в состоянии «О. При подаче на входы 4 сумматора первого слагаемого ячейка 2 и счетчик 1 соответствующих разрядов переходят в состояние «1. При поступлении второго слагаемого на выходе счетчика / младшего разряда по заднему фроиту входного импульса (в случае «единицы) появляется выходной импульс иоразрядпой суммы, который поступает
на обмотку считывания ячейки 2 и списывает «1 из ячейки 2, и на выходе этой ячейки по переднему фронту входного импульса появляется импульс «1 переноса в следующий
разряд.
Если во втором младшем разряде была записана «1, то импульс «1 переноса проходит дальше до разряда, в котором записан «О, переводя при этом ячейки 2 в состояние «О.
Одновременно импульс с выхода ячейки 2 предыдущего разряда через время задержки в ячейке 3 поступает на вход счетчика / последующего разряда и, если в нем была записана «1, то на его выходе появляется импульс, а
сам счетчик 1 переходит в состояние «О, а если был записан «О, то - в состояние «1.
Предмет изобретения
Однотактный параллельный сумматор накапливающего типа на ферриттранзисторных элементах, содержащий элементарную ячейку с входными обмотками записи и считывания и ячейку с самовозбуждением, отличающийся
тем, что, с целью повыщения быстродействия и уменьшения потребляемой мощности, он содержит однотактный двоичйЫи Счетчик, выход которого соединен с обмоткой считывания элементарной ячейки, а вход- - с обмоткой за
название | год | авторы | номер документа |
---|---|---|---|
СУММАТОР ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ | 1970 |
|
SU268008A1 |
Быстродействующий параллельный преобразователь кода Баркера в двоичный код | 1960 |
|
SU147026A1 |
СУММАТОР ПАРАЛЛЕЛЬНОГО ДЕЙСТВИЯ | 1970 |
|
SU272672A1 |
КАСКАДНЫЙ СЧЕТЧИК | 1962 |
|
SU151880A1 |
НАКАПЛИВАЮЩИЙ СУММАТОР ПАРАЛЛЕЛЬНОГО ДЕЙСТВИЯ | 1973 |
|
SU409220A1 |
Устройство задержки | 1985 |
|
SU1257819A1 |
ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ СУММАТОР | 1967 |
|
SU197281A1 |
ДВОИЧНЫЙ СЧЕТЧИК | 1971 |
|
SU290457A1 |
Реверсивный счетчик | 1980 |
|
SU907813A1 |
Анализатор длительностей выбросов случайных процессов | 1984 |
|
SU1290355A1 |
Даты
1970-01-01—Публикация