Изобретение относится к области вычислительной техники и может быть исиользовапо для выполнения множигельно-делительных операций.
Известно электронно-делительное устройство, содср -:а1цсе два триггера и схемы созпадения.
Недостатком известного устройства является то, что одна из трех входных переменных - множимое fi не может быть задана в виде неравномерной импульсной последовательности с максимальной мгновенной частотой
- мгновеи. макс -./22
Целью данного изобретения является получение возможности обрабатывагь по входу неравномерные частоты с мгновенным значением, превышающим частоту р2, но при условии ficp 2Указанная цель достигается гем, что в устройство введены схемы реверсивного счетчика и дешифратора, причем шина множимого подключена к суммирующему входу реверсивного счетчика, выходы триггеров которого и выход выходного триггера подсоединены ко входам дешифратора, первый выход которого соединен с потенциальным входом первой схемы совпадения, а второй выход дешифратора соединен с потенциальным входом второй схемы совпадения; импульсные входы первой и второй схем совпадения соединены с шиной
делителя; выход первой схемы совпадения соединен с вычитающим входом реверсивного счетчика и входом устаиовки единицы выходного триггера; выход второй схемы совпадения соединен со входом устаиовки в пуль выходного триггера, выход которого соединен с потенциальным входом третьей схемы совпадения, импульсный вход которой соединен с шиной множителя, а выход - с шиной выходного сигнала.
На фиг. 1 нредставлена схема частотно-импульсного множнтельно-делительного устройства разомкнутого тина; на фиг. 2 приведены временные диаграм.мы работы устройства при задании частоты F в иачечиой форме.
Предлагаемое устройство состоит из реверсивного счетчика /, дешифратора 2, импульсно-нотенциальных схем совпадения 3, 4, 6 и триггера 5.
К суммирующему входу реверсивного счетчика / подключена шнна входной частоты f ь Выходы триггеров реверсивного счетчика соединены со входами дешифратора 2, подключенного выходами к потенциальным входам импульсно-потенцнальных схем совпадения 3 и 4, к имиульсиым входам которых подсоединена шнна входной частоты р2. Выходы схем совпадения 3 и 4 подсоединены к установочным входам трнггера 5, кроме того, выход схемы совнадения 3 соединен с вычитающим входом реверсивного счетчика /. Выход триггера 5 подключен ко входу дешифратора 2 и к потенциальному входу импульсно-потенциальной схемы совпадения 6, к импульсному входу которой подключена шина входной частоты F Выход схемы совпадения 6 соединен с выходом устройства.
Выражения, описывающие логику работы дешифратора, имеют вид:
А Х ,/Х,/Х, ...
5 ....Л.
где Xl -состояние /-го триггера реверсивного счетчика /; х - состояние триггера 5; А - значение сигнала на выходе дешифратора, управляющего работой импульсно-потенциальной схемы совпадения 3; В--значение сигнала на выходе дешифратора, управляющего работой импульсно-потенциальной схемы совпадения 4; п - число разрядов реверсивного счетчика 1.
В исходный момент времени все триггеры устройства (фиг. 1 и 2) находятся в нулевом состоянии и на потенциальные входы схем совпадения 3, 4, 6 подаются запрещающие потепциалы. При поступлении на суммирующий вход реверсивного счетчика 1 импульсов частоты FI в счетчике происходит накопление числа jVpc (см. фиг. 2) и на выходе дешифратора 2, соединенном со схемой совпадения 3, появляется разрешающий потенциал. Первый импульс частоты Fj, прошедший через схему совпадения 5, установит триггер 5 в единичное состояние, при этом на потенциальный вход схемы совпадения 6 подается разрешающий потенциал, и импульсы частоты з поступают на выход устройства. Кроме того, импульсы частоты FZ, проходя через схему совпадения 3, поступают на вычитающий вход реверсивного счетчика 1, списывая число, записанное импульсами частоты FI. При обнулении реверсивного счетчика закрывается схема совпадения 3, прекращая поступление импульсов частоты Р на вычитающий вход реверсивного счетчика I, и открывается схема совпадения 4. Первый импульс частоты /2, прошедший через схему 4, вернет триггер 5 в нулевое состояние, при этом на потенциальный вход схемы совпадения 6 подается запрещающий потенциал, и поступление импульсов частоты fs на выход устройства прекратится.
образом, среднее значение выходной в устройстве определяется из выра 3
п р
г ср - ср
2
Емкость реверсивного счетчика / зависит от параметров входных сигналов FI и /2 и находится из соотношения:
2«
mt
б.ц
15 где F -значения входных частот; гп1-меньшая целая часть; (...)б.ц-ближайшая большая целая часть соотношения, заключенного в скобки.
Предмет изобретения
Частотно-импульсное множительно-делительное устройство разомкнутого типа, содержащее триггер и схемы совпадения, отличающееся тем, что, с целью получения возможности математической обработки неравномерной частотно-импульснойпоследовательности,
мгновенное значение отдельных периодов которой может быть значительно меньше периода другого входного аргумента, в него введены схемы реверсивного счетчика и дешифратора, причем шина множимого подключено к
суммирующему входу реверсивного счетчика, выходы триггеров которого и выход выходного триггера подсоединены ко входам дешифратора, первый выход которого соединен с потенциальным входом первой схемы совпадения, второй выход дешифратора соединен с потенциальным входом второй схемы совпадения, импульсные входы первой и второй схем совпадения соединены с шиной делителя, выход первой схемы совпадения соединен с вычитаюшим
входом реверсивного счетчика и входом установки единицы выходного триггера, выход второй схемы совпадения соединен со входом установки в нуль выходного триггера, выход которого соединен с потенциальным входом
третьей схемы совпадения, импульсный вход которой соединен с шиной множителя, а выход- с шиной выходного сигнала.
fui 1
,,2
.U-J-L
JU
HI
шлшя
ли
-ГХ
HL
