А. Д. ПОДЛИННОЕ и В. В. Шкирятов Советский патент 1971 года по МПК G06F7/64 

Изобретение относится к радиоизмерительной и вычислительной технике и, в частности, к интегрирующим устройствам цифровых динамических следящих систем и дифференциальных анализаторов. Известные цифровые интеграторы, содержащие одноразрядный комбинационный сумматор, сдвигающий регистр и блок хранения переноса, выполненный с применением элементов задержки, имеют низкую надежность в работе на высокой частоте, поскольку в этом случае отсутствует синхронизация входных сигналов. Предлагаемое устройство отличается от известных тем, что блок хранения переноса сумматора выполнен без применения элементов задержки и состоит из статического триггера, двух вентилей и инверторов, при этом выход статического триггера подключен ко входам блоков формирования суммы .и переноса, а его входы через вентили и инверторы подключены к генератору тактовых импульсов и блоку формирования суммы. На чертеже приведена функциональная схема последовательного цифрового интегратора. Устройство содержит блок 1 формирования суммы, блок 2 формирования переноса, сдвигающий регистр 3, генератор 4 тактовых импульсов, статический триггер 5, вентили б и 7 (элементы «И), инверторы 8 и 9 (элементы «НЕ). При поступлении импульсов с генератора тактовых импульсов 4 в одноразрядном комбинационном сумматоре, состоящем из блоков формирования суммы 1 и переноса 2, производится сложение числа а с информацией Ъ VL с, содержащейся в сдвигающемся регистре и блоке хранения перепоса, состоящем из статического триггера 5, вентилей 6, 7 и инверторов 8, 9. Результат сложения с выхода блока формирования суммы / в каждом такте записывается в сдвигающий регистр 3, в котором после окончания сложения хранится результат накопления, т. е. происходит интегрирование информации, поступающей на вход а. При наличии сигнала инверсии переноса с блока формирования переноса 2 в момент прихода очередного разрещающего уровня с генератора тактовых импульсов 4 статический триггер 5 через инвертор 9 устанавливается в единичное состояние. Инвертор обеспечивает привязку переключения триггера 5 к заданному фронту тактовых импульсов. Если перенос не формируется, то через инвертор 8 и вентиль 7 производится установка статического триггера 5 в исходное (нулевое) состояние. Таким образом, операция сложения в сумматоре жестко привязапа к передпему фронту тактовых импульсов, а изменение состояния статического триггера 5 в блоке хранения переноса жестко привязано к заднему

фрбнту тактовых импульсой, что позволяет поны9ить частоту тактовых импульсов до преДеД&ого ,/Ул1.ределя10щегося быстродействием пр 1 етй:€мы цифровых элементов. При этом обеспечивается высокая надежность работы ycTpefcoiBa.,

-.... Предмет изобретения

Последовательный цифровой интегратор, содержащий генератор тактовых импульсов, выход которого соединен с первым входом регистра сдвига, выход которого соединен с первыми входами блоков формирования суммы и нереноса, и блок хранения переноса, содержащий статический триггер, вентили и инверторы, отличающийся тем, что, с целью повышения быстродействия и надежности работы устройства, в нем выход статического триггера подключен ко входам блоков формирования суммы и переноса, первый и второй входы статического триггера подключены к выходам вентилей, первый вход одного вентиля подключен к выходу блока формирования переноса непосредственно, а первый вход другого вентиля - через первый инвертор, вторые входы вентилей подключены через второй инвертор к генератору тактовых импульсов, а второй вход сдвигающего регистра соединен с выходом блока формирования суммы.