ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Советский патент 1972 года по МПК G06F7/38 

Предлагае.мое изобретение относится к вычислительной технике и быть исиользовано в универсальных и специализированных вычислительных машинах и систе1мах.

Известны вычислительные устройства, в которых имеется арифметико-логическое устройство, память микрокоманд, используемая для задания операций, регистр микрокоманды, схема формирования адреса очередной микрокоманды, рабочие регистры. В таких вычислителях арифметико-логическое устройство используется как для выполнения над данными, поступающими на вход арифметико-логического устройства, таких операций как сложение, вычитание, сдвиг операций «И, «ИЛИ, включительно «ИЛИ и т. д., так и для обмена информацией между регистрами.

Недостатком известного решения является достаточно большое количество разрядов памяти микрокоманд, используемых для целей индивидуального управления состоянием отдельных разрядов рабочих регистров, и увеличение нерегулярности структуры процессора, что особенно важно для процессоров, построенных на интегральных схемах.

Целью изобретения является повышение быстродействия процессора и уменьшение нерегулярности его структуры.

кую схе.му «И, схему выбора В и поразрядную схему «ИЛИ. Информационные входы схемы выбора А подсоединены к выходам рабочих регистров, управляющие входы схемы А связаны с выходами соответствующих разрядов регистра микрокоманды, выходы схемы А связаны со входа..ми схемы «И, другие входы которой соединены с выходами груплы разрядов регистра микрокоманды. Входы схемы выбора В связаны с выходами арифметико-логического устройства и выходами соответствующей группы разрядов регистра микрокомапды, а управляющие входы схемы В связаны с соответствующими разрядами регистра микрокоманды. Входы схемы «ИЛИ связаны с выходами схемы «И и выходами схемы выбора В, выходы схемы «ИЛИ связаны со входами рабочих регистров, управляющие входы рабочих регистров подключены к вцходам группы разрядов регистра микрокоманды.

На чертеже изображена схема предлагаемого вычислителя, где:

1 - память микрокоманд, 2-регистр микрокоманды, состоящей из нескольких групп разрядов; 3 - рабочие регистры; 4 - схема выбора Л; 5 - схема 6 - схема выбора В; 7 - схема 8 - арифметико-логическое устройство; 9 - регистр адреса микрокоманды; 10 - схема формирования адреса микрокоманды; 11 - группа разрядов регистpa микрокоманды, управляющая схемой формирования адреса следующей микрокоманды; 12 - группа разрядов регистра микрокоманды, управляющая схемой выбора Л; 13 - группа разрядов регистра микрокоманды, управляющая схемой выбора В; 14-группа разрядов регистра микрокоманды, управляющая приемом в рабочие регистры; 15 - группа разрядов регистра микрокоманд, подаваемая на входы схемы J6 - группа разрядов регистра микрокоманд, нодаваемая на входы схемы «ИЛИ.

Вычислитель включает в себя намять микрокоманд / постоянного или полупостоянного типа, выходным регистром которой является регистр микрокоманды 2.

Группа разрядов // регистра микрокоманды 2 управляет схемой W формирования адреса следующей микрокоманды, входы которой также соединены с выходами арифметико-логического устройства 8, а выходы - со входами регистра 9 адреса памяти микрокоманд. Выходы регистра 9 связаны со входами памяти микрокоманд 1.

Группа разрядов 12 регистра микрокоманд 2 управляет работой схемы выбора А 4, входы которой связаны с выходами рабочих регистров 3. Выходы схемы выбора А и выходы группы разрядов 15 регистра микрокоманды 2 подключены ко входам схемы «И 5.

Входы схемы выбора В подключены к выходам арифметико-логического устройства 8 и выходам группы разрядов 16 регистра микрокоманды. Управляющие входы схемы выбора В 6 связаны с выходами группы разрядов 13, регистра микрокоманды.

Входы схемы «ИЛИ 7 подсоединены к выходам схемы «И и к выходам схемы выбора В.

Выходы схемы «ИЛИ 7 связаны со входами рабочих регистров 3, управляющие входы рабочих регистров связаны с выходами группы разрядов 14 регистра микрокоманды 2.

Входы арифметико-логического устройства связаны с выходами рабочих регистров 3, выходы арифметико-логического устройства связаны со входами рабочих регистров 3.

Предложенное устройство работает следующим образом.

В каждом такте работы -процессора па регистр микрокоманды 2 считывается содержимое ячейки памяти микрокоманды, выбранной по адресу, указанному в регистре адреса 9, Содержимое регистра адреса памяти микрокоманд задается схемой 10 формирования адреса в зависимости от состояния группы разрядов // регистра микрокоманды 2 и состояния выходов отдельных разрядов арифметикологического устройства.

Если информация, находящаяся на регистре микрокоманды 2, требует изменения содержимого онределенных разрядов какого-либо рабочего регистра, то содержимое данного рабочего регистра 3 передается через схему выбора А 4 на поразрядную схему 5, на другой вход которой поступает содержимое группы разрядов 15 регистра микрокоманды. Код, записанный в разрядах 15 регистра микрокоманд, выбирается таким, чтобы в позиции тех разрядов рабочего регистра, которые должны быть изменены, были записаны нули.

Результат операции «И поступает на поразрядную схему «ИЛИ 7. Схема выбора В

подает на схему «ИЛИ либо информацию с

выхода арифметико-логического устройства,

либо с выхода группы разрядов 16 регистра

микрокоманды 2.

Схема «ИЛИ обеснечивает занесение новььч значений отдельных разрядов рабочих регистров и управляющих триггеров, которые были обнулены в схеме «И. Резульгат о-перации заносится в требуемый рабочий регистр под управлением группы разрядов 14 регистра

микрокоманды 2.

Предмет изобретения

Вычислительное устройство, содержащее арифметико-логический блок, память микроко.манд, регистр микрокоманд, схему формирования адреса очередной микрокоманды и рабочие регистры, отличающееся тем, что, с

целью повыщепия быстродействия, оно содержит первую и вторую схемы выбора, поразрядную схему «И, поразрядную схему «ИЛИ, причем информационные входы первой схемы выбора соединены с выходами соответствуюпдих рабочих регистров, управляющие входы первой схемы выбора связаны с выходами соответствующих разрядов регистра микрокоманды, выходы первой схемы выбора связаны со входами поразрядной схемы «И,

другие входы которой соединены с выходами соответствующих разрядов регистра микрокоманды, входы второй схемы выбора соедииены с выходами арифметико-логического блока и выходами соответствующих разрядов

регистра микрокоманд, управляющие входы второй схемы выбора соединены с соответствующими разрядами регистра микрокоманды, входы поразрядной схемы «ИЛИ соедипош с выходами поразрядной схемы «И и с выходами второй схемы выбора, выходы поразрядной схемы «ИЛИ соединены со входами рабочих регистров, управляющие входы которых подключены к выходам соответствующих разрядов регистра микрокоманды.

... j