УСТРОЙСТВО для УПРАВЛЕНИЯ п ШАГОВЫМИ ДВИГАТЕЛЯМИ Советский патент 1972 года по МПК G05B11/30 

Устройство может быть использовано в электромеханической следящей системе для одновременной перестройки параметров регулируемого комплекса по заранее выбранным эталонам.

Известны устройства для управления п исполнительными устройствами, например шаговыми двигателями, содержащие источник питания, тиристорные ключи, соединенные с шаговыми двигателями, выходы которых соединены с датчиками положения, делитель частоты, соединенный с электронным коммутатором, подключенным к унравляющим входам тиристорных ключей и к шаговым двигателям, две схемы совпадения, подключенные ко входам запоминаюш,их устройств, и эталонные датчики. Такие системы -обеспечивают последовательное управление исполнительными двигателями, в связи с чем на последовательное управление всеми устройствами затрачивается много времени.

Предлагаемое устройство отличается от известных тем, что в него введены п ключевых схем, п дифференциальных усилителей, п схем «ИЛИ, п импульсно-потенциальных схем совпадения, регистр номера, звено задержки, вход которого соединен с делителем частоты, а выход подключен ко входам запоминаюш,их устройств, выходы которых соединены со входами импульсио-потенциальных схем совпадения, соединенных с делителем частоты, а вь1ходы имнульсно-потенциальных схем совпадения подключены ко входам тиристорных ключей, причём Эталонные датчики и датчики положения подключены ко входам дифференциальных усилителей, выходы которых соединены со входами схем «ИЛИ, выходы которых подключены ко входам схем совпадения. Выход регистра номера, соединенного с делителем частоты, подключен к управляющим входам схем совпадения н к управляющим входам ключевых схем, входы которых соединены с источником питания, а выходы - с дифференциальными усилителями. Такое построение устройства позволяет значительно повысить его быстродействие.

Блок-схема устройства для двух шаговых двигателей представлена на чертеже.

Схема содержит источник питан 1я /, «лючевые схемы 2 и 3, дифференциальные усилители 4 н 5, схемы «ИЛИ 6 и 7, схемы совпадения 5 н Я запоминающие устройства 10 и 11, импульсно-потенциальные схемы совпадения 2 и 13, тиристорные ключи 14 и 15, шаговые двигатели 16 и 17, электронный коммутатор 18, делитель частоты 19, звено задержки 20, регистр номера 21, эталонные датчики 22 и 23 ti датчики положения 24 и 25.

ключевые схемы 2 и 5 подключены к источнику постоянного напряжения /. К одному входу усилителей подключены датчики положения 24 и 25, к другому - эталонные датчики 22 и 23.

Одноименные знаковые выходы дифференциальных усилителе собраны на двух схемах «ИЛИ 6 и 7. Выходы этпх схем подключены соответственно ко входам запоминаюпдих устройств 10 W 11 через схемы совпадения 5 и 9. Ко входу запоминающих устройств, на которые подается импульс сброса, подключено звено задержки 20. Выходы запоминающих устройств подключены к импульсно-потенциальным схемам совпадения 12 и 13. Через эти схемы считывается информация с запоминающих устройств 10 и 11, которые соединены с тиристорными ключами 14 и 15.

Делитель частоты 19 подключен ко входу электронного коммутатора 18 импульсно-потенциальных схем совпадения 12, 13 и звену задержки 20. Соответствующие выходы регистра номера.2f.подключены к ключевым схемам 2 и 3 и схемам совпадения 8 и 9.

На вход устройства постоянно поступает последовательность импульсов с периодом, значительно меньшим периода импульсов, поступающих на электронный коммутатор 18. С выхода делителя частоты 19 снимается основной управляющий сигнал - последовательность управляющих импульсов.

Одновременно входная последовательность подается на регистр номера 21.

При поступлении сигнала на вход определенная группа эталонных датчиков 22 и 23 подключается ко входам дифференциальных усилителей 4 и 5. К другим входам дифференциальных усилителей 4 и 5 подключены датчики положения 24 и 25, жестко соединенные с исполнительными валами щаговых двигателей 16 и 17.

При наличии импульса на той или иной выходной щине регистра номера 21 замыкается ключ 2 или 5 и подается питание «а дифференциальный усилитель 4 или 5.

Дифференциальные усилители 4 и 5 имеют по два выхода (« + и «-). Зона нечувствительности усилителей определяется величиной точности перестройки.

При наличии знака разности сигнал с выхода « + или «- дифференциальных усилителей через схемы «ИЛИ 6 и 7 поступает на схемы совпадения 8 и 9 запоминающих устройств 10 тл 11.

Поскольку сигналы на управляемый вход схемы совпадения 8 или 9 с дифференциального усилителя 4 или 5 и управляющий вход той же схемы совпадения 8 или 9 с регистра номера 21 приходят синхронно, то с выхода соответствующего запоминающего устройства 10 или 11 снимается записанный на нем сигнал, определяющий знак разности.

вательно на дифференциальные усилители 4 и 5, и сигнал знака разности записывается последовательно на соответствующих запоминающих устройствах 10 к 11. 5 После опроса всех датчиков положения 24 и 25 и эталонных датчиков 22 и 23 с делителя частоты 19 поступает управляющий импульс. Этот импульс в виде считывающего импульса поступает на все импульсно-потенци0 альные схемы совпадения 12 и 13. В соответствии со знаком разности с запоминающего устройства 10 или // через эти схемы включаются тиристорные ключи 14 и 15. Одновременно импульс с делителя частоты

5 19 поступает на электронный коммутатор 18, обеспечивая переключение токов в фазах исполнительных щаговых двигателей 16 и 17, а также на звено задержкн 20. Пройдя через звено задержки, этот импульс обеспечивает

0 установку всех запоминающих устройств 10 1-1 11 в исходное состояние после считывания информации.

Далее снова по сигналам с регистра номера 21 происходит опрос датчиков и запись

5 сигнала знака разности с дифференциальных усилителей 4 и 5 на соответствующие запоминающие устройства /Он 11.

Предмет изобретения

Устройство для управления п щаговыми двигателями, содержащее источник питания, п групп тиристорных ключей, соединенных с

п щаговыми двигателями, выходы которых соединены с датчиками положения, делитель частоты, соединенный с электронным коммутатором, подключенным к управляющим входам тиристорных ключей и к щаговым двигателям, п схем совпадения, подключенных -ко входам соответствующего запоминающего устройства, и я эталонных датчиков, отличающееся тем, что, с целью повыщения быстродействия устройства, в него введены п ключевых схем, п дифференциальных усилителей, п схем «ИЛИ, п импульсно-потенциальных схем совладения, регистр номера, звено задержки, вход которого соединен с делителем частоты, а выход подключен ко входам запоминающих устройств, выходы которых соединены со входами импульсно-потенциальных схем совпадения, соединенных с делителем частоты, а выходы импульсно-потенциальных схем совпадения подключены ко входам тиристорных ключей, причем эталонные датчики и датчики положения подключены ко входам дифференциальных усилителей, выходы которых соединены со входами схем «ИЛИ, выходы которых подключены ко входам схем

совпадения, выход регистра номера, соединенного с делителем частоты, подключен к управляющим входам схем совпадения и к управляющим входам ключевых схем, входы которых соединены с источником питания, а вы