УСТРОЙСТВО для ИЗМЕНЕНИЯ МАСШТАБА ВРЕМЕНИ НАКАПЛИВАЕЛ1ОЙ ИНФОРМАЦИИ Советский патент 1972 года по МПК G11C21/00 

Изобретение относится к техническим средствам для научных исследований. Оно может быть использовано в составе вычислительного комплекса или самостоятельно, для изменения масштаба времени (частоты сигнала) накапливаемой информации с целью уменьшения непроизводительных потерь машинного времени, в частности при спектральном и корреляционном анализах, а также для уплотнения каналов связи, регистрации л запоминания аналоговых и дискретных сигналов.

Известны устройства для временного сжатия входного сигнала. Однако в таком устройстве одно.му блоку памяти соответствует один коэффициент сжатия, что ограничивает диапазон исследуемых частот, увеличивает время отработки, и влияет на точность анализа. Последнее объясняется тем, что реализация входного сигиала постепенно обновляется в процессе анализа с некоторым смещением.

Целью изобретения является создание устройства для изменения масштаба времени накапливаемой информации (транспониатора 2), обладающего расширенными техническими параметрами по сравнению с параметрами прототипа (коэффициенты сжатия - 64, 1024, 2048 и соответственно диапазоны изменения частот входного сигнала - О-4 кгц, О-240 гц, О-120 гц, частотой выдачи выходных сигналов - 500 кгц) и расширенными функциональными возможностями за счет использования трех ячеек памяти. Эта цель достигается использованием в запоминающем устройстве трех ячеек памяти на магнитострикционных линиях задержки, оригинальной схемы управления и применением коммутатора настройки, с но.мощью которого производятся переключения логических

элементов схемы управления и соединение блоков памяти в различных комбинациях.

На чертеже представлена блок-с.хема устройства.

Она содержит нреобразователь аналог -

код /, запоминающий блок 2, в который входят управляющие магнитострикционные линии задержки 5 МЛЗ, и три ячейки памяти 4-6, выходной преобразователь код-аналог 7, блок управления 8 запоминающим блоко.м

и коммутатор настройки 9.

Выход преобразователя / соедииен с информационными входами ячеек памяти 4, 6 и со входо.м преобразователя 7. Выходы ячейки памяти 4 соединены со входами ячейки на.мяти 5, а выходы ячеек иамяти 5 6 соединены со входами друг друга н входами преобразователя код-аналог 7. Вход блока 8 соединен с выходом МЛЗ , а выход блока 8 - со входами преобразователя МЛЗ 5, а также

Выход коммутатора настройки 9 соединен с питающими входами логических схем преобразователя 1, блока 8 ячеек 4-6 и преобразователя 7.

Устройство может работать в следующих режимах:

РЕЖИМ № 1. Коэффициент сжатия - 64, диапазон частот исследуемых сигналов - О-4 кгц, время хранения пачки 262 мксек. Используются три ячейки памяти 4-6. В качестве буферного накопителя прпменепа ячейка памяти 4. Две других ячейки памяти включены между собой последовательио и непрерывно обновляют информацию пачками по 64 слова после заполнения накопителя.

РЕЖИМ № 2. Коэффициент сжатия - 64, диапазон частот исследуемого сигнала - О-4 кгц, время хранения реализации из 1024 точек 131 мксек. Используются три ячейки памяти, две из которых (4 и 5) - буфериые накопители.

РЕЖИМ № 3. Коэффициент сжатия-1024, диапазон частот исследуемых сигналов - О-240 гц, время хранения значения одного измерения 2,1 сек. Используется ячейка памяти 6 с непрерывным обновлением информации (без буферного накопителя).

РЕЖИМ 4. Коэффициент сжатия -2048, диапазон частот исследуемых сигналов - О-120 гц, время хранения значения одного измерения 8,4 сек. Используются две ячейки памяти 5 и 6, которые включены последовательно и имеют общую цень циркуляции. В запоминающем блоке происходит неир.ерывное обновление информации (без буферного накопителя).

Контрольные режимы предназначены для проверки правильности работы блоков транспониатора 2.

Два режима служат для проверки работы преобразователя аналог-код и выходного преобразователя код-аналог. При этом с помощью коммутатора настройки из активиых элементов блока управлеиия запомипающим блоком образуются необходимые функциональные узлы для автономной работы преобразователя аналог-код.

Два других режима предназначены для проверки и наладки запоминающего блока. Необходимые специфические функциоиальные узлы при этом образуются из активных элементов преобразователя аналог-код и блока управления запоминающим блоком.

Транспониатор 2 работать в режиме с буферным накопителем или без него.

При работе устройства с буферным накопителем коммутатором настройки устанавливается соответствующий режим (например, Л 1). Входной сигнал, характеризующий случайный процесс, подается на вход преобразователя 1. Последний запускается от блока 5 н преобразует аналоговый входной сигнал в

цифровую форму. Через цикл работы управляющих МЛЗ 3 блок 8 считывает информацию с преобразователя / и снова запускает его для следующего цикла преобразователя. 5 Преобразованный входной сигнал в виде щестиразрядного параллельного кода поступает в буферный накопитель (4), на шесть магпитострикционных линий задержки. После заполнения ячейки памяти 4 производится перекладка информации в ячейки памяти 5 и 6, которые соединены между собой последовательно. После этого цикл заполнения ячейки памяти 4 и перекладка информации в ячейки памяти 5 и 6 повторяются. Соотношение емкостей всех ячеек памяти выбрано так, что заполнение ячейки памяти 5 и ячейки памяти 6 ироизводится последовательно, слово за словом. После их заполнения происходит обновление информации, причем стирание старой

0 информации производится словами.

Из ячейки памяти 6 информация параллельным шестиразрядным кодом подается на преобразователь 7, который восстанавливает первоначальную форму входного аналогового

5 сигнала, но с частотой в /С раз большей (К. - коэффициент сжатия).

Время хранения дискретной информации в блоке 2 определяется временем заполнения ячейки памяти 4 и временем цикла обновле0 ния информации в ячейках памяти 5 и 6.

При работе устройства без буферного накопителя используется одна ячейка памяти, входы которой подключены к выходу преобразователя 1, а выходы - к преобразователю 7.

5 Информация параллельным кодом, слово за словом, заполняет блок 2 и после его заполнения продолжает обновляться. При этом одновременно с выхода блока 2 информация поступает на преобразователь 7.

Предмет изобретения

Устройство для изменения масштаба времени накапливаемой информации, содержащее цреобразователь аналог-код и запоминающий блок, уиравляющие входы которых соединены с блоком управления иа магнитострикционных линиях задержки, преобразователь код-аналог и коммутатор настройки, отличающееся тем, что, с целью расширения функциональных возможностей « улучшения технических характеристик, заиоминающий блок содерл ит три ячейки памяти, причем выходы преобразователя аналог-код через коммутатор настройки соединены со входами первой и третьей ячеек памяти и преобразователя код-аналог, выходы первой ячейки памяти соединены со входами второй, а выходы второй 1и третьей ячеек памяти соединены соответственно со входами третьей и вто-рой и входом преобразователя код-аналог.

Вход

Выход